- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄209983 > A3P125-2VQG100II FPGA, 3072 CLBS, 125000 GATES, 350 MHz, PQFP100 PDF資料下載
參數(shù)資料
| 型號： | A3P125-2VQG100II |
| 元件分類： | FPGA |
| 英文描述： | FPGA, 3072 CLBS, 125000 GATES, 350 MHz, PQFP100 |
| 封裝： | 14 X 14 MM, 1 MM HEIGHT, 0.50 MM PITCH, GREEN, VQFP-100 |
| 文件頁數(shù)： | 44/49頁 |
| 文件大?。?/td> | 5893K |
| 代理商： | A3P125-2VQG100II |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁當前第44頁第45頁第46頁第47頁第48頁第49頁
ProASIC3 DC and Switching Characteristics
2- 78
v1.3
Global Resource Characteristics
A3P250 Clock Tree Topology
Clock delays are device-specific. Figure 2-27 is an example of a global tree used for clock routing.
The global tree presented in Figure 2-27 is driven by a CCC located on the west side of the A3P250
device. It is used to drive all D-flip-flops in the device.
Figure 2-27 Example of Global Tree Use in an A3P250 Device for Clock Routing
Central
Global Rib
VersaTile
Rows
Global Spine
CCC
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| A3P125-FG144II | FPGA, 3072 CLBS, 125000 GATES, 350 MHz, PBGA144 |
| A3P125-FGG144II | FPGA, 3072 CLBS, 125000 GATES, 350 MHz, PBGA144 |
| A3P125-PQ208II | FPGA, 3072 CLBS, 125000 GATES, 350 MHz, PQFP208 |
| A3P125-PQG208II | FPGA, 3072 CLBS, 125000 GATES, 350 MHz, PQFP208 |
| A3P125-QN132II | FPGA, 3072 CLBS, 125000 GATES, 350 MHz, BCC132 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| A3P125-2VQG144 | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC3 Flash Family FPGAs |
| A3P125-2VQG144ES | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC3 Flash Family FPGAs |
| A3P125-2VQG144I | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC3 Flash Family FPGAs |
| A3P125-2VQG144PP | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC3 Flash Family FPGAs |
| A3P125-DIELOT | 制造商:Microsemi Corporation 功能描述:A3P125-DIELOT - Gel-pak, waffle pack, wafer, diced wafer on film |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。