- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄4453 > A10V10B-VQG80C (Microsemi SoC)IC FPGA 1200 GATES 80-VQFP COM PDF資料下載
參數(shù)資料
| 型號(hào)： | A10V10B-VQG80C |
| 廠商： | Microsemi SoC |
| 文件頁(yè)數(shù)： | 44/98頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA 1200 GATES 80-VQFP COM |
| 標(biāo)準(zhǔn)包裝： | 90 |
| 系列： | ACT™ 1 |
| LAB/CLB數(shù)： | 295 |
| 輸入/輸出數(shù)： | 57 |
| 門(mén)數(shù)： | 1200 |
| 電源電壓： | 2.7 V ~ 3.6 V |
| 安裝類(lèi)型： | 表面貼裝 |
| 工作溫度： | 0°C ~ 70°C |
| 封裝/外殼： | 80-TQFP |
| 供應(yīng)商設(shè)備封裝： | 80-VQFP（14x14） |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)當(dāng)前第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)
49
Hi R e l F P GA s
A3 21 00 DX Ti m i n g Ch ar ac te r i st i c s (continued)
(Wor s t - C as e M i l i t a r y Cond i t i o n s , V CC = 4.5 V, TJ = 1 25°C)
’–1’ Speed
‘Std’ Speed
Parameter
Description
Min.
Max.
Min.
Max.
Units
Synchronous SRAM Operations
tRC
Read Cycle Time
8.8
11.8
ns
tWC
Write Cycle Time
8.8
11.8
ns
tRCKHL
Clock High/Low Time
4.4
5.9
ns
tRCO
Data Valid After Clock High/Low
4.4
5.9
ns
tADSU
Address/Data Setup Time
2.1
2.8
ns
tADH
Address/Data Hold Time
0.0
ns
tRENSU
Read Enable Setup
0.8
1.1
ns
tRENH
Read Enable Hold
4.4
5.9
ns
tWENSU
Write Enable Setup
3.5
4.7
ns
tWENH
Write Enable Hold
0.0
ns
tBENS
Block Enable Setup
3.6
4.8
ns
tBENH
Block Enable Hold
0.0
ns
Asynchronous SRAM Operations
tRPD
Asynchronous Access Time
10.6
14.1
ns
tRDADV
Read Address Valid
11.5
15.3
ns
tADSU
Address/Data Setup Time
2.1
2.8
ns
tADH
Address/Data Hold Time
0.0
ns
tRENSUA
Read Enable Setup to Address Valid
0.8
1.1
ns
tRENHA
Read Enable Hold
4.4
5.9
ns
tWENSU
Write Enable Setup
3.5
4.7
ns
tWENH
Write Enable Hold
0.0
ns
tDOH
Data Out Hold Time
1.6
2.1
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| A1010B-1VQ80C | IC FPGA 1200 GATES 80-VQFP COM |
| A1010B-1VQG80C | IC FPGA 1200 GATES 80-VQFP COM |
| 5745175-1 | CONN BACKSHELL DB50 DIE CAST |
| 5745172-1 | CONN BACKSHELL DB15 DIE CAST |
| A1010B-2PQG100C | IC FPGA 1200 GATES 100-PQFP COM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| A10V20 | 制造商:ACTEL 制造商全稱(chēng):Actel Corporation 功能描述:5V and 3.3V Families fully compatible with JEDEC specifications |
| A10V20B | 制造商:ACTEL 制造商全稱(chēng):Actel Corporation 功能描述:ACT 1 Series FPGAs |
| A10V20B-1CQ84B | 制造商:ACTEL 制造商全稱(chēng):Actel Corporation 功能描述:ACT 1 Series FPGAs |
| A10V20B-1CQ84C | 制造商:ACTEL 制造商全稱(chēng):Actel Corporation 功能描述:ACT 1 Series FPGAs |
| A10V20B-1CQ84I | 制造商:ACTEL 制造商全稱(chēng):Actel Corporation 功能描述:ACT 1 Series FPGAs |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。