- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376472 > 82C836B (Electronic Theatre Controls, Inc.) Single-Chip 386sx AT PDF資料下載
參數(shù)資料
| 型號： | 82C836B |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | Single-Chip 386sx AT |
| 中文描述： | 單芯片386sx在 |
| 文件頁數(shù)： | 9/205頁 |
| 文件大?。?/td> | 3878K |
| 代理商： | 82C836B |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁當(dāng)前第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁
List of Tables
82C836 CHIPSet Introduction
Table 1-1.
Table 1-2.
Address and Data Buses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-3
Bus Ownership . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-6
Pin Assignments
Table 2-1.
Table 2-2.
Table 2-3.
Table 2-4.
Table 2-5.
Table 2-6.
Table 2-7.
Table 2-8.
Clock Input and Output Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-2
Local Bus Interface Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-3
Numeric Coprocessor Interface Signals . . . . . . . . . . . . . . . . . . . . 2-5
Memory Interface Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-5
I/O Channel Interface Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-6
Miscellaneous Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-8
Alphabetical Pin Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-10
Numerical Pin Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-11
Functional Description
Table 3-1.
Pins for Strap Options . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-2
Clock/Bus Control
Table 4-1.
SCATsx Cycle Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-6
System Interface
Table 5-1.
Table 5-2.
Table 5-3.
Table 5-4.
Table 5-5.
Valid Configurations----Nonencoded or Encoded RAS . . . . . . . . . 5-6
Valid Configurations----Encoded RAS Only . . . . . . . . . . . . . . . . . 5-7
4MB DRAM configurations ----Nonencoded RAS Only . . . . . . . . 5-7
Memory Address Mapping Modes . . . . . . . . . . . . . . . . . . . . . . . . 5-9
Memory Configuration Address Ranges and Interleaving
Sequences . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-10
Memory Configuration Address Ranges and Interleaving
Sequences Encoded RAS Only . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-11
Memory Configuration Address Ranges and Interleaving
Sequences Nonencoded RAS Only . . . . . . . . . . . . . . . . . . . . . . . . 5-11
Address Map for the Real Time Clock . . . . . . . . . . . . . . . . . . . . . 6-2
Format for Clock, Calendar, and Alarm Data . . . . . . . . . . . . . . . . 6-3
Counter Timer Control I/O Addresses . . . . . . . . . . . . . . . . . . . . . . 6-11
Gate Pin Function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-17
Table 5-6.
Table 5-7.
Table 6-1.
Table 6-2.
Table 6-3.
Table 6-4.
Interrupt Controller
Table 7-1.
Table 7-2.
Interrupt Levels for System Board . . . . . . . . . . . . . . . . . . . . . . . . . 7-1
Interrupt Vector Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-4
DMA Controller
Table 8-1.
DMA Request Levels for Each I/O Channel . . . . . . . . . . . . . . . . . 8-2
Address Maps
Table 9-1.
Table 9-2.
Table 9-3.
Table 9-4.
Table 9-5.
Table 9-6.
DMA Controller I . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-1
Interrupt Controller I . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-2
Internal Configuration Registers . . . . . . . . . . . . . . . . . . . . . . . . . . 9-2
Index Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-3
Timer Counter Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-3
Miscellaneous I/O Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-4
82C836 CHIPSet Data Sheet
Contents
I
Chips and Technologies, Inc.
P R E L I M I N A R Y
Revision 3.0
xi
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 82C862 | FireLink USB Dual Controller Quad Port USB |
| 82C931 | Plug and Play Integrated Audio Controller |
| 82S09 | 576-BIT BIPOLAR RAM (64 X 9) |
| 82S19 | 576-BIT BIPOLAR RAM (64 X 9) |
| 82S101BYA | 2.6GHz Relay, 1 Form C, 0.5A 30VDC Relay, 50ohms, SMD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 82C83H | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Octal Latching Inverting Bus Driver |
| 82C84 | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver |
| 82C84A | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver |
| 82C84A/B | 制造商: 功能描述: 制造商:undefined 功能描述: |
| 82C84A_05 | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。