參數(shù)資料
型號(hào)： 82C836B
廠商： Electronic Theatre Controls, Inc.
英文描述： Single-Chip 386sx AT
中文描述： 單芯片386sx在
文件頁數(shù)： 8/205頁
文件大?。?/td> 3878K
代理商： 82C836B
第1頁第2頁第3頁第4頁第5頁第6頁第7頁當(dāng)前第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁
Figure 8-5.
Figure 8-6.
Figure 8-7.
Figure 8-8.
Request Register Read Format . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-13
Request Mask Register ----Write Single Mask Bit . . . . . . . . . . . . . 8-13
Request Mask Register ----Write All Mask Bits . . . . . . . . . . . . . . . 8-14
Status Register (Read Only) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-15
System Timing Relationships
Figure 11-1.
Figure 11-2.
Figure 11-3.
Figure 11-4.
Figure 11-5.
Figure 11-6.
Figure 11-7.
Figure 11-8.
Figure 11-9.
Figure 11-10.
Figure 11-11.
Figure 11-12.
Figure 11-13.
Figure 11-14.
Figure 11-15.
Figure 11-16.
Figure 11-17.
Figure 11-18.
Figure 11-19.
CPU Access to AT-Bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-2
-MEMCS16 and -IOCS16 Timing . . . . . . . . . . . . . . . . . . . . . . . . 11-3
-NA/-STCYC Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-5
-MEMCS16 and -IOCS16 Timing . . . . . . . . . . . . . . . . . . . . . . . . 11-7
IOCHRDY and -0WS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-8
-CAS-Only DRAM Access by CPU . . . . . . . . . . . . . . . . . . . . . . . 11-11
Local DRAM Bank Switch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-13
Maximum Wait State Page Miss . . . . . . . . . . . . . . . . . . . . . . . . . 11-15
Cache Mode Write Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-17
Early READY and -LBA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-18
Coprocessor Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-19
DMA Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
DMA and Master Access to Local Memory . . . . . . . . . . . . . . . . . 11-23
DRQ/DACK Scanning in MRA Mode . . . . . . . . . . . . . . . . . . . . . 11-25
Master Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-26
Refresh Timing (HLDA/14MHz-Based) . . . . . . . . . . . . . . . . . . . 11-29
Hidden Refresh (PROCCLK-Based, No HLDA) . . . . . . . . . . . . . 11-31
Standby Refresh (32KHz-Based) . . . . . . . . . . . . . . . . . . . . . . . . . 11-33
Power-On . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11-21
11-34
Timing Diagrams
Figure 13-1.
Figure 13-2.
Timing Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-1
CPU to Local Memory ----Output Responses and
Input Requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-2
CPU AT-Bus, On-Board I/O and ROM ----Output Responses . . . 13-3
CPU to AT-Bus, On-Board I/O and ROM ----Input Requirements 13-4
DMA to AT-Bus, On-Board I/O, and ROM ----Output Responses 13-5
DMA to AT-Bus, On-Board I/O and ROM ----Input Requirements 13-6
DMA and AT-Bus Master Access to Local Memory ----
Output Responses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-6
DMA and AT-Bus Master Access to Local Memory ----
Input Requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-7
Refresh----Input Requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-7
Refresh----Output Responses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-8
Miscellaneous Parameters ----Output Responses . . . . . . . . . . . . . . 13-9
Miscellaneous Parameters ----Input Requirements . . . . . . . . . . . . . 13-10
Local Bus Access and Cache ----Output Responses . . . . . . . . . . . . 13-10
Local Bus Access and Cache ----Input Requirements . . . . . . . . . . 13-11
Standby Refresh----Output Responses . . . . . . . . . . . . . . . . . . . . . . 13-11
Figure 13-3.
Figure 13-4.
Figure 13-5.
Figure 13-6.
Figure 13-7.
Figure 13-8.
Figure 13-9.
Figure 13-10.
Figure 13-11.
Figure 13-12.
Figure 13-13.
Figure 13-14.
Figure 13-15.
Mechanical Specifications
Figure 14-1.
Package Dimensions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-1
I
Contents
82C836 CHIPSet Data Sheet
x
Revision 3.0
P R E L I M I N A R Y
Chips and Technologies, Inc.
相關(guān)PDF資料
PDF描述
82C862 FireLink USB Dual Controller Quad Port USB
82C931 Plug and Play Integrated Audio Controller
82S09 576-BIT BIPOLAR RAM (64 X 9)
82S19 576-BIT BIPOLAR RAM (64 X 9)
82S101BYA 2.6GHz Relay, 1 Form C, 0.5A 30VDC Relay, 50ohms, SMD
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
82C83H 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Octal Latching Inverting Bus Driver
82C84 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver
82C84A 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver
82C84A/B 制造商: 功能描述: 制造商:undefined 功能描述:
82C84A_05 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*