- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄298293 > 28236-12 (MINDSPEED TECHNOLOGIES INC) ATM SEGMENTATION AND REASSEMBLY DEVICE, PBGA388 PDF資料下載
參數(shù)資料
| 型號： | 28236-12 |
| 廠商： | MINDSPEED TECHNOLOGIES INC |
| 元件分類： | 數(shù)字傳輸電路 |
| 英文描述： | ATM SEGMENTATION AND REASSEMBLY DEVICE, PBGA388 |
| 封裝： | BGA-388 |
| 文件頁數(shù)： | 286/443頁 |
| 文件大?。?/td> | 4535K |
| 代理商： | 28236-12 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁當(dāng)前第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁
14.0 CN8236 Registers
CN8236
14.7 PCI Bus Interface Registers
ATM ServiceSAR Plus with xBR Traffic Management
14-40
Mindspeed Technologies
28236-DSH-001-A
Table 14-12. PCI Register Configuration Register Field Descriptions (1 of 2)
Bit
Description
DEVICE_ID
16-bit device identifier. Serves to uniquely identify the SAR to the host operating system. Set to
0x8236.
VENDOR_ID
16-bit vendor identifier code, allocated on a global basis by the PCI Special Interest Group. Set to
0x14F1.
STATUS
PCI bus interface status register. The PCI host can monitor its operation using the STATUS field. This
field is further divided into subfields as shown below. These bits can be reset by writing a logic high to
the appropriate bit. See the Status register below for a description of the bits in the register.
COMMAND
PCI bus interface control/command register. The PCI host can configure the SAR bus interface logic
using the COMMAND field. This field is further divided into subfields as shown below. Active HRST*
input causes all bits to be a logic 0. See the Command register below for a description of the bits in the
register.
CLASS_CODE
The CLASS_CODE register is read-only and is used to identify the generic function of the device. See
PCI Bus Specification Revision 2.1 for the specific allowed settings for this field. Set to 0x020300
(indicates a network controller, specifically an ATM controller).
REV_ID
Revision ID code for the CN8236 chip: 0 = Rev A and 2 = Rev B.
HEADER_TYPE
This field identifies the layout of the second part of the predefined header of the PCI Configuration
space (beginning at 0x10). See PCI Local Bus Specification, Revision 2.1 for the specific possible
settings for this field. Set to 0x00.
LAT_TIMER
Latency timer. Value after HRST* active is 0x00. All bits are writable. The suggested value is 0x10 in
order to allow the complete transfer of a cell.
CACHE_LINE_SIZE
This read/write register specifies the system cacheline size in units of 32-bit words. Must be initialized
to 0x00 at initialization and reset.
BASE_ADDRESS
_REGISTER_0
Base address of PCI address space occupied by the CN8236 (as seen and assigned by the host
processor). Value after HRST* active is 0x00.
SUBSYSTEM_ID
(SID)
This register value is used to uniquely identify the add-in board or subsystem where the PCI device
resides. Thus, it provides a mechanism for add-in card vendors to distinguish their cards from one
another even though the cards may have the same PCI controller on them (and therefore the same
DEVICE_ID).
SUBSYSTEM
_VENDOR_ID (SVID)
This register value is used to uniquely identify the vendor of an add-in board or subsystem where the
PCI device resides. Thus, it provides a mechanism for add-in card vendors to distinguish their cards
from one another even though the cards can have the same PCI controller on them (and therefore the
same VENDOR_ID).
CAPABILITY_PTR
This field provides an offset into the PCI Configuration space for the location of the first item in the
Capabilities Linked List. Set to 0x50.
MAX_LATENCY
This read-only register specifies how often the CN8236 device needs to gain access to the PCI bus,
assuming a clock rate of 33 MHz. Set to 0x02 (a period of time in units of 1/4 s).
MIN_GRANT
This read-only register specifies how long of a burst period the CN8236 device needs to gain access to
the PCI bus. Set to 0x02 (a period of time in units of 1/4 s).
INTERRUPT_PIN
This read-only register tells which interrupt pin the device (or device function) uses. Set to 0x01
(corresponds to interrupt pin INTA#).
INTERRUPT_LINE
Interrupt line identifier. The value in this register tells which input of the system interrupt controller(s)
the device’s interrupt pin is connected to. The device itself does not use this value; rather, it is used by
device drivers and operating systems.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 2885 | INTERCONNECTION DEVICE |
| 28C17AFT-20/TS | 2K X 8 EEPROM 5V, 200 ns, PDSO28 |
| 28C17AT-15/VS | 2K X 8 EEPROM 5V, 150 ns, PDSO28 |
| 28C64AX-20I/K | 8K X 8 EEPROM 5V, 200 ns, CQCC32 |
| 28JS161-2 | PANEL MOUNT, CABLE TERMINATED, FEMALE, BNC CONNECTOR, CLAMP, JACK |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 282362-1 | 制造商:TE Connectivity 功能描述:WIRE SEAL - Bulk |
| 2823625 | 功能描述:工業(yè)繼電器 ST-REL2-KG 24/1 RoHS:否 制造商:TE Connectivity / Kilovac 觸點(diǎn)形式:1 Form A (SPST-NO) 觸點(diǎn)電流額定值: 線圈電壓:9 VDC to 36 VDC 線圈電阻:38 Ohms 線圈電流: 切換電壓: 安裝風(fēng)格:Panel 觸點(diǎn)材料:Silver Palladium |
| 2823638 | 功能描述:工業(yè)繼電器 ST-REL2-KG 48/1 RoHS:否 制造商:TE Connectivity / Kilovac 觸點(diǎn)形式:1 Form A (SPST-NO) 觸點(diǎn)電流額定值: 線圈電壓:9 VDC to 36 VDC 線圈電阻:38 Ohms 線圈電流: 切換電壓: 安裝風(fēng)格:Panel 觸點(diǎn)材料:Silver Palladium |
| 282365-1 | 功能描述:集管和線殼 070MULTILOCK PLUG HSG. 2 POS RoHS:否 產(chǎn)品種類:1.0MM Rectangular Connectors 產(chǎn)品類型:Headers - Pin Strip 系列:DF50 觸點(diǎn)類型:Pin (Male) 節(jié)距:1 mm 位置/觸點(diǎn)數(shù)量:16 排數(shù):1 安裝風(fēng)格:SMD/SMT 安裝角:Right 端接類型:Solder 外殼材料:Liquid Crystal Polymer (LCP) 觸點(diǎn)材料:Brass 觸點(diǎn)電鍍:Gold 制造商:Hirose Connector |
| 2823654 | 功能描述:工業(yè)繼電器 ST-REL2-KG120/1 RoHS:否 制造商:TE Connectivity / Kilovac 觸點(diǎn)形式:1 Form A (SPST-NO) 觸點(diǎn)電流額定值: 線圈電壓:9 VDC to 36 VDC 線圈電阻:38 Ohms 線圈電流: 切換電壓: 安裝風(fēng)格:Panel 觸點(diǎn)材料:Silver Palladium |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。