- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄372985 > ZPSD503B1-12J Avalanche Bridge Rectifiers PDF資料下載
參數(shù)資料
| 型號： | ZPSD503B1-12J |
| 英文描述： | Avalanche Bridge Rectifiers |
| 中文描述： | 現(xiàn)場可編程外圍 |
| 文件頁數(shù)： | 14/153頁 |
| 文件大小： | 1036K |
| 代理商： | ZPSD503B1-12J |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁當(dāng)前第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁
PSD5XX Famly
11
9.0
The PSD5XX
Architecture
PSD5XX consists of seven major functional blocks:
J
ZPLDBlocks
J
Bus Interface
J
I/OPorts
J
Memory Block
J
Power Management Unit
J
Counter/Timer
J
Interrupt Controller
The functions of each block are described in the following sections. Many of the blocks
perform multiple functions, and are user configurable. The chip configurations are specified
by the user in the PSDsoft Development Software; some are specified by setting up the
appropriate bits in the configuration registers during run time.
9.1 ZPLDBlock
Key Features
J
3 Embedded ZPLD devices
J
Maximum 30 macrocells
J
Combinatorial/registered outputs
J
Maximum 140 product terms
J
Programmable output polarity
J
User configured register clear/preset
J
User configured register clock input
J
61 Inputs
J
Accessible via 24 I/O pins
J
Power Saving Mode
J
UV-Erasable
J
Generate user defined interrupts to Interrupt Controller
and controls to Counter/Timer
General Description
The ZPLD block has 3 embedded PLD devices:
J
DPLD
The Address Decoding PLD, generating select signals to internal I/O or memory blocks.
J
GPLD
The General Purpose PLD provides 24 programmable macrocells for general or
complex logic implementation; dedicated to user application.
J
PPLD
The Peripheral PLD, includes 6 programmable macrocells. The PPLD provides control
to the operation of the Counter/Timer and Interrupt Controller.
Figure 4 shows the architecture of the ZPLD. The PLD devices all share the same
input bus. The true or complement of the 61 input signals are fed to the programmable
AND-ARRAY. Names and source of the input signals are shown in Table 3. The PA, PB, PE
signals, depending on user configuration, can either be macrocell feedbacks or inputs from
Port A, B or E.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ZPSD503B1-12JI | Avalanche Bridge Rectifiers |
| ZPSD503B1-12LI | Avalanche Bridge Rectifiers |
| ZPSD503B1-12LM | Avalanche Bridge Rectifiers |
| ZPSD503B1-12U | Avalanche Bridge Rectifiers |
| ZPSD503B1-20JI | Field-Programmable Peripheral |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ZPSD503B1-C-15L | 制造商:WSI 功能描述: |
| ZPSD512B1-C-90UI | 制造商:WSI 功能描述: |
| ZPSD513B1-C-15L | 制造商:WSI 功能描述: |
| ZPSD602E1-15L | 制造商:WSI 功能描述: |
| ZPSD611E1-15J | 制造商:WSI 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。