- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄372985 > ZPSD502B1-70UI Avalanche Bridge Rectifiers PDF資料下載
參數(shù)資料
| 型號： | ZPSD502B1-70UI |
| 英文描述： | Avalanche Bridge Rectifiers |
| 中文描述： | 現(xiàn)場可編程外圍 |
| 文件頁數(shù)： | 90/153頁 |
| 文件大?。?/td> | 1036K |
| 代理商： | ZPSD502B1-70UI |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁當(dāng)前第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁
PSD5XX Famly
87
9.6.2.3 Configuring the Mode of Operation of the Counter/Timers:
Using the GLOBAL MODE bit of the Global Command register and MODE SELECT bit of
the Command register of Counter/Timers 0–3, individual Counter/Timer modes of operation
can be set up. Refer to Table 24. Notice that all the Counter/Timers can either operate in
Waveform/Pulse or Event Count/Time Capture modes, but not in all four modes at the same
time.
Counter/Timer
Registers
(Cont.)
Mode Select Bit
(Command
Registers of
Counter/Timers
0 – 3 CMD0, CMD1,
CMD2 and CMD3)
Gobal Mode Bit
(Gobal Command
Register)
Modes
of
Modes
of
Counter/Timers
0, 1 and 3
Counter/Timer2
0
0
Waveform
Waveform or
WatchDog
0
1
Pulse
Pulse or
WatchDog
1
0
Event Counter
WatchDog Only
1
1
Time Capture
WatchDog Only
9.6.2.4 Freeze Command Register
When a Microcontroller needs to access the contents of the Image Registers (IMG0-IMG3)
it does so by first setting the Command Register Freeze bit in order to disable the timer
state-machine accesses of the Image Register. The Microcontroller waits for the Freeze
Acknowledge bit in the Counter/Timer Status Register to be set to 1 and then it accesses
the Image Register as an address location. The freeze acknowledge signal effectively guar-
antees stable Image Register data during Microcontroller read/write cycles even though the
Counter/Timer continues to count. The Freeze Acknowledge bit gets cleared after the
negation of Freeze. The Freeze Command bits are set and cleared by the microcontroller
software.
The Freeze Command Register and the software Load/Store Register should not be set at
the same time. It is recommended that the registers be accessed individually.
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
*
*
*
*
Freeze
CTU3
Freeze
CTU2
Freeze
CTU1
Freeze
CTU0
NOTE:
*
= Not used.
Table 24. Counter/Timer Modes
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ZPSD502B1-90J | Avalanche Bridge Rectifiers |
| ZPSD502B1-90JI | Avalanche Bridge Rectifiers |
| ZPSD502B1-90LI | Avalanche Bridge Rectifiers |
| ZPSD502B1-90LM | Avalanche Bridge Rectifiers |
| ZPSD502B1-90U | Avalanche Bridge Rectifiers |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ZPSD503B1-C-15L | 制造商:WSI 功能描述: |
| ZPSD512B1-C-90UI | 制造商:WSI 功能描述: |
| ZPSD513B1-C-15L | 制造商:WSI 功能描述: |
| ZPSD602E1-15L | 制造商:WSI 功能描述: |
| ZPSD611E1-15J | 制造商:WSI 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。