- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄2120 > XRD64L43AIV-F (Exar Corporation)IC ADC 10B PAR 40MSPS DL 64LQFP PDF資料下載
參數(shù)資料
| 型號(hào)： | XRD64L43AIV-F |
| 廠商： | Exar Corporation |
| 文件頁(yè)數(shù)： | 3/20頁(yè) |
| 文件大小： | 0K |
| 描述： | IC ADC 10B PAR 40MSPS DL 64LQFP |
| 標(biāo)準(zhǔn)包裝： | 160 |
| 位數(shù)： | 10 |
| 采樣率（每秒）： | 40M |
| 數(shù)據(jù)接口： | 并聯(lián) |
| 轉(zhuǎn)換器數(shù)目： | 2 |
| 功率耗散（最大）： | 365mW |
| 電壓電源： | 模擬和數(shù)字 |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類(lèi)型： | 表面貼裝 |
| 封裝/外殼： | 64-LQFP |
| 供應(yīng)商設(shè)備封裝： | 64-LQFP（10x10） |
| 包裝： | 托盤(pán) |
| 輸入數(shù)目和類(lèi)型： | 2 個(gè)單端，單極；2 個(gè)差分，單極 |
| 其它名稱(chēng)： | 1016-1638 XRD64L43AIV-F-ND |
第1頁(yè)第2頁(yè)當(dāng)前第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)
Preliminary
XRD64L43
11
Rev. P1.00
Differential Inputs
The XRD64L43 can be used in either differential or
single-ended input mode. For single-ended inputs, see
the Single-Ended Inputs Section. Differential inputs
reduce system noise by removing noise components
common at both input pins. Figure 5. is a simplified
diagram that is used as a common test circuit with our
XRD64L43ES application board. This circuit is used to
evaluate the dynamic performance of the XRD64L43
using differential inputs. Pin 16, DIFF should be held
high to select differential inputs.
Input A
Input B
VINA(+)
VCMO
VINA(-)
VINB(+)
VINB(-)
50
22
Transformer
Figure 5. Common Test Circuit for the
Differential Input Mode
SYNCO, Data Valid Delay and Latency
SYNCO is an output pin provided by the XRD64L43.
Valid data is available on the rising edge of SYNCO,
see Figure 6. The Latency for the XRD64L43 is 17
clock cycles.
Figure 6. SYNCO, Data Valid Delay and Latency
for the XRD64L43
Auto-Calibration
The XRD64L43 incorporates an auto-calibration cir-
cuit which continuously adjusts and matches the
offset and linearity of each ADC. This auto-calibra-
tion circuit is transparent to the user after the initial
4.2ms calibration (168,000 initial clock cycles).
Note: To avoid auto-calibration after power down, do
not disable CKIN. CKIN can be slowed down significantly
to save power without losing calibration.
CKIN
SYNCO
Valid Data
N
N-16
N-17
N-15
N+1
N+2
t
den=20ns
t
synco=2ns (typical)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XRD8775AIU-F | IC ADC 8BIT PAR 20MSPS 20SSOP |
| XRD8785AIDTR-F | IC ADC 8BIT 20MSPS 24SOIC |
| XRD8799AIQ | IC ADC 10BIT 2MSPS 44PQFP |
| XRD87L75AIUTR | IC ADC 8BIT 10MSPS 20SSOP |
| XRD87L85AID-F | IC ADC 8BIT 10MSPS 24SOIC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XRD64L43AIVTR-F | 制造商:Exar Corporation 功能描述:ADC Dual SAR 40Msps 10-bit Parallel 64-Pin LQFP T/R 制造商:Exar Corporation 功能描述:XRD64L43AIVTR-F |
| XRD64L44 | 制造商:EXAR 制造商全稱(chēng):EXAR 功能描述:Dual 10-Bit 50MSPS CMOS ADC |
| XRD64L44AIV | 制造商:EXAR 制造商全稱(chēng):EXAR 功能描述:Dual 10-Bit 50MSPS CMOS ADC |
| XRD66092AID | 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:Analog-to-Digital Converter， 12-Bit |
| XRD66092AIP | 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:Analog-to-Digital Converter， 12-Bit |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。