- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄225573 > XCV200-6FGG456I (XILINX INC) FPGA, 1176 CLBS, 236666 GATES, 333 MHz, PBGA456 PDF資料下載
參數(shù)資料
| 型號(hào)： | XCV200-6FGG456I |
| 廠(chǎng)商： | XILINX INC |
| 元件分類(lèi)： | FPGA |
| 英文描述： | FPGA, 1176 CLBS, 236666 GATES, 333 MHz, PBGA456 |
| 封裝： | FBGA-456 |
| 文件頁(yè)數(shù)： | 23/24頁(yè) |
| 文件大?。?/td> | 167K |
| 代理商： | XCV200-6FGG456I |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)當(dāng)前第23頁(yè)第24頁(yè)
Virtex 2.5 V Field Programmable Gate Arrays
R
Module 3 of 4
DS003-3 (v3.2) September 10, 2002
8
1-800-255-7778
Production Product Specification
Clock CLK to Pad delay with OBUFT
enabled (non-3-state)
TIOCKP
1.0
2.9
3.2
3.5
ns, max
Clock CLK to Pad high-impedance
(synchronous)(1)
TIOCKHZ
1.1
2.3
2.5
2.9
ns, max
Clock CLK to valid data on Pad delay, plus
enable delay for OBUFT
TIOCKON
1.5
3.4
3.7
4.1
ns, max
Setup and Hold Times before/after Clock CLK(2)
Setup Time / Hold Time
O input
TIOOCK/TIOCKO
0.51 / 0
1.1 / 0
1.2 / 0
1.3 / 0
ns, min
OCE input
TIOOCECK/TIOCKOCE
0.37 / 0
0.8 / 0
0.9 / 0
1.0 / 0
ns, min
SR input (OFF)
TIOSRCKO/TIOCKOSR
0.52 / 0
1.1 / 0
1.2 / 0
1.4 / 0
ns, min
3-State Setup Times, T input
TIOTCK/TIOCKT
0.34 / 0
0.7 / 0
0.8 / 0
0.9 / 0
ns, min
3-State Setup Times, TCE input
TIOTCECK/TIOCKTCE
0.41 / 0
0.9 / 0
1.1 / 0
ns, min
3-State Setup Times, SR input (TFF)
TIOSRCKT/TIOCKTSR
0.49 / 0
1.0 / 0
1.1 / 0
1.3 / 0
ns, min
Set/Reset Delays
SR input to Pad (asynchronous)
TIOSRP
1.6
3.8
4.1
4.6
ns, max
SR input to Pad high-impedance
(asynchronous)(1)
TIOSRHZ
1.6
3.1
3.4
3.9
ns, max
SR input to valid data on Pad
(asynchronous)
TIOSRON
2.0
4.2
4.6
5.1
ns, max
GSR to Pad
TIOGSRQ
4.9
9.7
10.9
12.5
ns, max
Notes:
1.
3-state turn-off delays should not be adjusted.
2.
A Zero "0" Hold Time listing indicates no hold time or a negative hold time. Negative values can not be guaranteed "best-case", but
if a "0" is listed, there is no positive hold time.
Description
Symbol
Speed Grade
Units
Min
-6-5-4
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XCV200-6PQG240I | FPGA, 1176 CLBS, 236666 GATES, 333 MHz, PQFP240 |
| XCV200-6BGG256I | FPGA, 1176 CLBS, 236666 GATES, 333 MHz, PBGA256 |
| XCV200-6BGG352I | FPGA, 1176 CLBS, 236666 GATES, 333 MHz, PBGA352 |
| XD010-04S-D4FY | 350 MHz - 600 MHz RF/MICROWAVE WIDE BAND HIGH POWER AMPLIFIER |
| XF2B-2145-31A | 21 CONTACT(S), FEMALE, STRAIGHT FFC/FPC CONNECTOR, SOLDER |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XCV200-6PQ240C | 功能描述:IC FPGA 2.5V C-TEMP 240-PQFP RoHS:否 類(lèi)別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列） 系列:Virtex® 標(biāo)準(zhǔn)包裝:1 系列:Kintex-7 LAB/CLB數(shù):25475 邏輯元件/單元數(shù):326080 RAM 位總計(jì):16404480 輸入/輸出數(shù):350 門(mén)數(shù):- 電源電壓:0.97 V ~ 1.03 V 安裝類(lèi)型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:900-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:900-FCBGA（31x31） 其它名稱(chēng):122-1789 |
| XCV200-6PQ240I | 制造商:XILINX 制造商全稱(chēng):XILINX 功能描述:Field Programmable Gate Arrays |
| XCV200-6PQG240C | 制造商:Xilinx 功能描述:FPGA VIRTEX 236.666K GATES 5292 CELLS 333MHZ 0.22UM 2.5V 240 - Trays |
| XCV200E | 制造商:XILINX 制造商全稱(chēng):XILINX 功能描述:Field Programmable Gate Arrays |
| XCV200E-6BG240C | 制造商:XILINX 制造商全稱(chēng):XILINX 功能描述:Virtex⑩-E 1.8 V Field Programmable Gate Arrays |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。