- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄225573 > XC7K420T-1LFFG901I (XILINX INC) FPGA, PBGA900 PDF資料下載
參數(shù)資料
| 型號： | XC7K420T-1LFFG901I |
| 廠商： | XILINX INC |
| 元件分類： | FPGA |
| 英文描述： | FPGA, PBGA900 |
| 封裝： | LEAD FREE, FBGA-900 |
| 文件頁數(shù)： | 20/50頁 |
| 文件大?。?/td> | 1218K |
| 代理商： | XC7K420T-1LFFG901I |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁當前第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁
Kintex-7 FPGAs Data Sheet: DC and Switching Characteristics
DS182 (v1.1) April 1, 2011
Advance Product Specification
27
TRQ_ILOGICE2
SR pin to OQ/TQ out (HP I/O banks only)
1.12
1.29
1.54
ns
TGSRQ_ILOGICE2
Global Set/Reset to Q outputs (HP I/O banks only)
7.67
10.61
ns
TRQ_ILOGICE3
SR pin to OQ/TQ out (HR I/O banks only)
1.12
1.29
1.54
ns
TGSRQ_ILOGICE3
Global Set/Reset to Q outputs (HR I/O banks only)
7.67
10.61
ns
Set/Reset
TRPW_ILOGICE2
Minimum Pulse Width, SR inputs (HP I/O banks only)
0.63
0.66
0.71
ns, Min
TRPW_ILOGICE3
Minimum Pulse Width, SR inputs (HR I/O banks only)
0.82
1.00
1.26
ns, Min
Table 31: OLOGIC Switching Characteristics
Symbol
Description
Speed Grade
Units
-3
-2
-1
-1L
Setup/Hold
TODCK/TOCKD
D1/D2 pins Setup/Hold with respect to CLK
0.55/
–0.22
0.61/
–0.22
0.71/
–0.22
ns
TOOCECK/TOCKOCE
OCE pin Setup/Hold with respect to CLK
0.13/
–0.06
0.15/
–0.06
0.18/
–0.06
ns
TOSRCK/TOCKSR
SR pin Setup/Hold with respect to CLK
0.54/
–0.20
0.64/
–0.20
0.79/
–0.20
ns
TOTCK/TOCKT
T1/T2 pins Setup/Hold with respect to CLK
0.53/
–0.21
0.59/
–0.21
0.69/
–0.21
ns
TOTCECK/TOCKTCE
TCE pin Setup/Hold with respect to CLK
0.12/
–0.05
0.14/
–0.05
0.17/
–0.05
ns
Combinatorial
TODQ
D1 to OQ out or T1 to TQ out
0.78
0.88
1.03
ns
Sequential Delays
TOCKQ
CLK to OQ/TQ out
0.31
0.35
0.41
ns
TRQ_OLOGICE2
SR pin to OQ/TQ out (HP I/O banks only)
0.56
0.64
0.76
ns
TGSRQ_OLOGICE2
Global Set/Reset to Q outputs (HP I/O banks only)
7.67
10.61
ns
TRQ_OLOGICE3
SR pin to OQ/TQ out (HR I/O banks only)
0.56
0.64
0.76
ns
TGSRQ_OLOGICE3
Global Set/Reset to Q outputs (HR I/O banks only)
7.67
10.61
ns
Set/Reset
TRPW_OLOGICE2
Minimum Pulse Width, SR inputs (HP I/O banks only)
0.63
0.66
0.71
ns, Min
TRPW_OLOGICE3
Minimum Pulse Width, SR inputs (HR I/O banks only)
0.82
1.00
1.26
ns, Min
Table 30: ILOGIC Switching Characteristics (Cont’d)
Symbol
Description
Speed Grade
Units
-3
-2
-1
-1L
相關PDF資料 |
PDF描述 |
|---|---|
| XC7K420T-2FFG1156C | FPGA, PBGA1156 |
| XC7K420T-2FFG1156E | FPGA, PBGA1156 |
| XC7K420T-2FFG1156I | FPGA, PBGA1156 |
| XC7K420T-2FFG901C | FPGA, PBGA900 |
| XC7K420T-2FFG901E | FPGA, PBGA900 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| XC7K420T-2FF1156C | 制造商:Xilinx 功能描述:KINTEX-7 - Trays 制造商:Xilinx 功能描述:IC FPGA 400 I/O 1156FCBGA |
| XC7K420T-2FF1156I | 制造商:Xilinx 功能描述:KINTEX-7 - Trays 制造商:Xilinx 功能描述:IC FPGA 400 I/O 1156FCBGA |
| XC7K420T-2FF901C | 制造商:Xilinx 功能描述:KINTEX-7 - Trays 制造商:Xilinx 功能描述:IC FPGA 420K KINTEX-7 901FBGA |
| XC7K420T-2FF901I | 制造商:Xilinx 功能描述:KINTEX-7 - Trays 制造商:Xilinx 功能描述:IC FPGA 380 I/O 901FCBGA |
| XC7K420T-2FFG1156C | 制造商:Xilinx 功能描述:IC FPGA 420K KINTEX-7 1156FBGA |
發(fā)布緊急采購，3分鐘左右您將得到回復。