- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4239 > XC4VFX12-12SFG363C (Xilinx Inc)IC FPGA VIRTEX-4 FX 12K 363FCBGA PDF資料下載
參數(shù)資料
| 型號： | XC4VFX12-12SFG363C |
| 廠商： | Xilinx Inc |
| 文件頁數(shù)： | 43/58頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA VIRTEX-4 FX 12K 363FCBGA |
| 標準包裝： | 90 |
| 系列： | Virtex®-4 FX |
| LAB/CLB數(shù)： | 1368 |
| 邏輯元件/單元數(shù)： | 12312 |
| RAM 位總計： | 663552 |
| 輸入/輸出數(shù)： | 240 |
| 電源電壓： | 1.14 V ~ 1.26 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | 0°C ~ 85°C |
| 封裝/外殼： | 363-FBGA，F(xiàn)CBGA |
| 供應商設備封裝： | 363-FCBGA（17x17） |
| 配用： | HW-V4-ML403-UNI-G-ND - EVALUATION PLATFORM VIRTEX-4 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁當前第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁
Virtex-4 FPGA Data Sheet: DC and Switching Characteristics
DS302 (v3.7) September 9, 2009
Product Specification
48
Table 58: Global Clock Setup and Hold for LVCMOS25 Standard, without DCM
Symbol
Description
Device
Speed Grade
Units
-12
-11
-10
Input Setup and Hold Time Relative to Global Clock Input Signal for LVCMOS25 Standard.(1)
TPSFD /TPHFD
Full Delay
Global Clock and IFF(2) without DCM
XC4VLX15
1.82
0.11
2.33
0.19
2.74
0.39
ns
XC4VLX25
1.79
0.20
2.30
0.29
2.70
0.50
ns
XC4VLX40
2.06
0.13
2.61
0.22
3.06
0.44
ns
XC4VLX60
2.39
0.04
2.99
0.12
3.50
0.34
ns
XC4VLX80
2.36
0.16
2.96
0.26
3.47
0.49
ns
XC4VLX100
4.85
–0.09
5.83
–0.09
6.76
–0.01
ns
XC4VLX160
2.56
0.46
3.21
0.59
3.76
0.88
ns
XC4VLX200
N/A
3.57
0.64
4.17
0.95
ns
XC4VSX25
2.12
0.14
2.68
0.23
3.14
0.44
ns
XC4VSX35
2.10
0.21
2.66
0.30
3.12
0.52
ns
XC4VSX55
1.99
0.57
2.53
0.71
2.97
0.98
ns
XC4VFX12
1.82
0.12
2.33
0.20
2.73
0.39
ns
XC4VFX20
1.75
0.38
2.26
0.49
2.65
0.73
ns
XC4VFX40
1.82
0.64
2.34
0.78
2.75
1.05
ns
XC4VFX60
2.42
0.25
3.03
0.35
3.54
0.59
ns
XC4VFX100
1.99
1.11
2.21
1.31
2.60
1.64
ns
XC4VFX140
N/A
2.80
1.26
3.28
1.61
ns
Notes:
1.
Setup time is measured relative to the Global Clock input signal with the fastest route and the lightest load. Hold time is measured relative to the
Global Clock input signal with the slowest route and heaviest load.
2.
IFF = Input Flip-Flop or Latch.
3.
A Zero “0” Hold Time listing indicates no hold time or a negative hold time. Negative values cannot be guaranteed “best-case,” but if a “0” is listed,
there is no positive hold time.
相關PDF資料 |
PDF描述 |
|---|---|
| XC4VFX12-11SFG363I | IC FPGA VIRTEX-4 FX 12K 363FCBGA |
| HMC60DREN-S13 | CONN EDGECARD 120PS .100 EXTEND |
| HMC60DREH-S13 | CONN EDGECARD 120PS .100 EXTEND |
| ACC50DRST-S273 | CONN EDGECARD 100PS DIP .100 SLD |
| XC6SLX150T-N3FGG676C | IC FPGA SPARTAN-6 676FBGA |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| XC4VFX140 | 制造商:XILINX 制造商全稱:XILINX 功能描述:DC and Switching Characteristics |
| XC4VFX140-10FF1152C | 制造商:Xilinx 功能描述: |
| XC4VFX140-10FF1517C | 制造商:Xilinx 功能描述:FPGA VIRTEX-4 142128 CELLS 90NM 1.2V 1517FCBGA - Trays |
| XC4VFX140-10FF1517CES4 | 制造商:Xilinx 功能描述: |
| XC4VFX140-10FF1517I | 功能描述:IC FPGA VIRTEX-4FX 1517FFBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Virtex®-4 FX 產(chǎn)品變化通告:XC4000(E,L) Discontinuation 01/April/2002 標準包裝:24 系列:XC4000E/X LAB/CLB數(shù):100 邏輯元件/單元數(shù):238 RAM 位總計:3200 輸入/輸出數(shù):80 門數(shù):3000 電源電壓:4.5 V ~ 5.5 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:120-BCBGA 供應商設備封裝:120-CPGA（34.55x34.55） |
發(fā)布緊急采購，3分鐘左右您將得到回復。