- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4093 > XC3S1000L-4FTG256C (Xilinx Inc)SPARTAN-3A FPGA 1M STD 256-FTBGA PDF資料下載
參數(shù)資料
| 型號： | XC3S1000L-4FTG256C |
| 廠商： | Xilinx Inc |
| 文件頁數(shù)： | 203/272頁 |
| 文件大?。?/td> | 0K |
| 描述： | SPARTAN-3A FPGA 1M STD 256-FTBGA |
| 產(chǎn)品變化通告： | Product Discontinuation Notice 14/May/2007 |
| 標準包裝： | 1 |
| 系列： | Spartan®-3 |
| LAB/CLB數(shù)： | 480 |
| 邏輯元件/單元數(shù)： | 17280 |
| RAM 位總計： | 442368 |
| 輸入/輸出數(shù)： | 173 |
| 門數(shù)： | 1000000 |
| 電源電壓： | 1.14 V ~ 1.26 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | 0°C ~ 85°C |
| 封裝/外殼： | 256-LBGA |
| 供應商設(shè)備封裝： | 256-FTBGA |
| 配用： | 122-1502-ND - KIT STARTER SPARTAN-3 PCI-E |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁當前第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁
Spartan-3 FPGA Family: Functional Description
DS099 (v3.1) June 27, 2013
Product Specification
36
Coarse Phase Shift Outputs of the DLL Component
In addition to CLK0 for zero-phase alignment to the CLKIN signal, the DLL also provides the CLK90, CLK180 and CLK270
outputs for 90°, 180° and 270° phase-shifted signals, respectively. These signals are described in Table 16, page 33. Their
relative timing in the Low Frequency Mode is shown in Figure 22, page 37. The CLK90, CLK180 and CLK270 outputs are
not available when operating in the High Frequency mode. (See the description of the DLL_FREQUENCY_MODE attribute
in Table 17, page 33.) For control in finer increments than 90°, see Phase Shifter (PS), page 39.
Basic Frequency Synthesis Outputs of the DLL Component
The DLL component provides basic options for frequency multiplication and division in addition to the more flexible synthesis
capability of the DFS component, described in a later section. These operations result in output clock signals with
frequencies that are either a fraction (for division) or a multiple (for multiplication) of the incoming clock frequency. The
CLK2X output produces an in-phase signal that is twice the frequency of CLKIN. The CLK2X180 output also doubles the
frequency, but is 180° out-of-phase with respect to CLKIN. The CLKDIV output generates a clock frequency that is a
predetermined fraction of the CLKIN frequency. The CLKDV_DIVIDE attribute determines the factor used to divide the
CLKIN frequency. The attribute can be set to various values as described in Table 17. The basic frequency synthesis outputs
are described in Table 16. Their relative timing in the Low Frequency Mode is shown in Figure 22.
The CLK2X and CLK2X180 outputs are not available when operating in the High Frequency mode. See the description of
the DLL_FREQUENCY_MODE attribute in Table 18.
Duty Cycle Correction of DLL Clock Outputs
The CLK2X(1), CLK2X180, and CLKDV(2) output signals ordinarily exhibit a 50% duty cycle—even if the incoming CLKIN
signal has a different duty cycle. A 50% duty cycle means that the High and Low times of each clock cycle are equal. The
DUTY_CYCLE_CORRECTION attribute determines whether or not duty cycle correction is applied to the CLK0, CLK90,
CLK180 and CLK270 outputs. If DUTY_CYCLE_CORRECTION is set to TRUE, then the duty cycle of these four outputs is
corrected to 50%. If DUTY_CYCLE_CORRECTION is set to FALSE, then these outputs exhibit the same duty cycle as the
CLKIN signal. Figure 22 compares the characteristics of the DLL’s output signals to those of the CLKIN signal.
1. The CLK2X output generates a 25% duty cycle clock at the same frequency as the CLKIN signal until the DLL has achieved lock.
2. The duty cycle of the CLKDV outputs may differ somewhat from 50% (i.e., the signal will be High for less than 50% of the period) when the
CLKDV_DIVIDE attribute is set to a non-integer value and the DLL is operating in the High Frequency mode.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XC3S1500L-4FGG320C | SPARTAN-3A FPGA 1.5M STD 320FBGA |
| ASC60DRAS | CONN EDGECARD 120PS .100 R/A DIP |
| ASC19DTEI | CONN EDGECARD 38POS .100 EYELET |
| AMC19DTEI | CONN EDGECARD 38POS .100 EYELET |
| HSM22DRES | CONN EDGECARD 44POS .156 EYELET |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XC3S100E | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3E FPGA Family: Complete Data Sheet |
| XC3S100E_06 | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3E FPGA Family: Complete Data Sheet |
| XC3S100E-4CP132C | 制造商:Xilinx 功能描述:FPGA SPARTAN-3E 100K GATES 2160 CELLS 572MHZ 90NM 1.2V 132CS - Trays |
| XC3S100E-4CP132GC | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3E FPGA Family: Complete Data Sheet |
| XC3S100E-4CP132GI | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3E FPGA Family: Complete Data Sheet |
發(fā)布緊急采購，3分鐘左右您將得到回復。