參數(shù)資料
型號： XC3S1000-5FGG456C
廠商： Xilinx Inc
文件頁數(shù)： 85/272頁
文件大?。?/td> 0K
描述： SPARTAN-3A FPGA 1M 456-FBGA
產(chǎn)品培訓(xùn)模塊： Extended Spartan 3A FPGA Family
標(biāo)準(zhǔn)包裝： 60
系列： Spartan®-3
LAB/CLB數(shù)： 1920
邏輯元件/單元數(shù)： 17280
RAM 位總計： 442368
輸入/輸出數(shù)： 333
門數(shù)： 1000000
電源電壓： 1.14 V ~ 1.26 V
安裝類型： 表面貼裝
工作溫度： 0°C ~ 85°C
封裝/外殼： 456-BBGA
供應(yīng)商設(shè)備封裝： 456-FBGA
配用： 122-1502-ND - KIT STARTER SPARTAN-3 PCI-E
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁當(dāng)前第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁
Spartan-3 FPGA Family: Pinout Descriptions
DS099 (v3.1) June 27, 2013
Product Specification
175
FG456: 456-lead Fine-pitch Ball Grid Array
The 456-lead fine-pitch ball grid array package, FG456, supports four different Spartan-3 devices, including the XC3S400,
the XC3S1000, the XC3S1500, and the XC3S2000. The footprints for the XC3S1000, the XC3S1500, and the XC3S2000
are identical, as shown in Table 100 and Figure 51. The XC3S400, however, has fewer I/O pins which consequently results
in 69 unconnected pins on the FG456 package, labeled as “N.C.” In Table 100 and Figure 51, these unconnected pins are
indicated with a black diamond symbol (
).
All the package pins appear in Table 100 and are sorted by bank number, then by pin name. Pairs of pins that form a
differential I/O pair appear together in the table. The table also shows the pin number for each pin and the pin type, as
defined earlier.
If there is a difference between the XC3S400 pinout and the pinout for the XC3S1000, the XC3S1500, or the XC3S2000,
then that difference is highlighted in Table 100. If the table entry is shaded grey, then there is an unconnected pin on the
XC3S400 that maps to a user-I/O pin on the XC3S1000, XC3S1500, and XC3S2000. If the table entry is shaded tan, then
the unconnected pin on the XC3S400 maps to a VREF-type pin on the XC3S1000, the XC3S1500, or the XC3S2000. If the
other VREF pins in the bank all connect to a voltage reference to support a special I/O standard, then also connect the N.C.
pin on the XC3S400 to the same VREF voltage. This provides maximum flexibility as you could potentially migrate a design
from the XC3S400 device to an XC3S1000, an XC3S1500, or an XC3S2000 FPGA without changing the printed circuit
board.
An electronic version of this package pinout table and footprint diagram is available for download from the Xilinx website at
Pinout Table
Table 100: FG456 Package Pinout
Bank
3S400
Pin Name
3S1000, 3S1500, 3S2000
Pin Name
FG456
Pin Number
Type
0
IO
A10
I/O
0
IO
D9
I/O
0
IO
D10
I/O
0
IO
F6
I/O
0
IO/VREF_0
A3
VREF
0
IO/VREF_0
C7
VREF
0
N.C. (
)
IO/VREF_0
E5
VREF
0
IO/VREF_0
F7
VREF
0
IO_L01N_0/VRP_0
B4
DCI
0
IO_L01P_0/VRN_0
A4
DCI
0
IO_L06N_0
D5
I/O
0
IO_L06P_0
C5
I/O
0
IO_L09N_0
B5
I/O
0
IO_L09P_0
A5
I/O
0
IO_L10N_0
E6
I/O
0
IO_L10P_0
D6
I/O
0
IO_L15N_0
C6
I/O
0
IO_L15P_0
B6
I/O
0
IO_L16N_0
E7
I/O
0
IO_L16P_0
D7
I/O
0
N.C. (
)
IO_L19N_0
B7
I/O
0
N.C. (
)
IO_L19P_0
A7
I/O
相關(guān)PDF資料
PDF描述
GEC50DTEI CONN EDGECARD 100POS .100 EYELET
AMC25DRAS-S734 CONN EDGECARD 50POS .100 R/A PCB
RCB90DHBR CONN EDGECARD 180PS R/A .050 DIP
FMC20DRAN CONN EDGECARD 40POS R/A .100 SLD
FMC20DRAH CONN EDGECARD 40POS R/A .100 SLD
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XC3S1000-5FGG676C 功能描述:SPARTAN-3A FPGA 1M 676-FBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Spartan®-3 標(biāo)準(zhǔn)包裝:40 系列:Spartan® 6 LX LAB/CLB數(shù):3411 邏輯元件/單元數(shù):43661 RAM 位總計:2138112 輸入/輸出數(shù):358 門數(shù):- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:676-BGA 供應(yīng)商設(shè)備封裝:676-FBGA（27x27）
XC3S1000-5FT256C 制造商:Xilinx 功能描述:FPGA SPARTAN-3 1M GATES 17280 CELLS 725MHZ 1.2V 256FTBGA - Trays 制造商:Xilinx 功能描述:IC FPGA 173 I/O 256FTBGA
XC3S1000-5FT256CES 制造商:Xilinx 功能描述:
XC3S1000-5FT256I 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA Family : Complete Data Sheet
XC3S1000-5FTG256C 功能描述:SPARTAN-3A FPGA 1M 256-FTBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Spartan®-3 標(biāo)準(zhǔn)包裝:40 系列:Spartan® 6 LX LAB/CLB數(shù):3411 邏輯元件/單元數(shù):43661 RAM 位總計:2138112 輸入/輸出數(shù):358 門數(shù):- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:676-BGA 供應(yīng)商設(shè)備封裝:676-FBGA（27x27）
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*