參數(shù)資料
型號(hào)： XC2V3000-5FGG676I
廠商： Xilinx Inc
文件頁數(shù)： 276/318頁
文件大小： 0K
描述： IC FPGA VIRTEX-II 3M 676-FBGA
產(chǎn)品變化通告： FPGA Family Discontinuation 18/Apr/2011
標(biāo)準(zhǔn)包裝： 1
系列： Virtex®-II
LAB/CLB數(shù)： 3584
RAM 位總計(jì)： 1769472
輸入/輸出數(shù)： 484
門數(shù)： 3000000
電源電壓： 1.425 V ~ 1.575 V
安裝類型： 表面貼裝
工作溫度： -40°C ~ 100°C
封裝/外殼： 676-BGA
供應(yīng)商設(shè)備封裝： 676-FBGA（27x27）
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁當(dāng)前第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁
Virtex-II Platform FPGAs: DC and Switching Characteristics
R
DS031-3 (v3.5) November 5, 2007
Module 3 of 4
Product Specification
12
LVDCI, 3.3V, Half-Impedance
LVDCI_DV2_33
TILVDCI_DV2_33
0.00
ns
LVDCI, 2.5V, Half-Impedance
LVDCI_DV2_25
TILVDCI_DV2_25
0.11
0.12
ns
LVDCI, 1.8V, Half-Impedance
LVDCI_DV2_18
TILVDCI_DV2_18
0.42
0.43
0.49
ns
LVDCI, 1.5V, Half-Impedance
LVDCI_DV2_15
TILVDCI_DV2_15
0.98
1.00
1.14
ns
HSLVDCI (High-Speed Low-Voltage DCI), 1.5V
HSLVDCI_15
TIHSLVDCI_15
0.42
0.48
ns
HSLVDCI, 1.8V
HSLVDCI_18
TIHSLVDCI_18
0.52
0.53
0.60
ns
HSLVDCI, 2.5V
HSLVDCI_25
TIHSLVDCI_25
0.42
0.48
ns
HSLVDCI, 3.3V
HSLVDCI_33
TIHSLVDCI_33
0.42
0.48
ns
GTL (Gunning Transceiver Logic) with DCI
GTL_DCI
TIGTL_DCI
0.42
0.48
ns
GTL Plus with DCI
GTLP_DCI
TIGTLP_DCI
0.42
0.48
ns
HSTL (High-Speed Transceiver Logic), Class I, with DCI
HSTL_I_DCI
TIHSTL_I_DCI
0.42
0.48
ns
HSTL, Class II, with DCI
HSTL_II_DCI
TIHSTL_II_DCI
0.42
0.48
ns
HSTL, Class III, with DCI
HSTL_III_DCI
TIHSTL_III_DCI
0.42
0.48
ns
HSTL, Class IV, with DCI
HSTL_IV_DCI
TIHSTL_IV_DCI
0.42
0.48
ns
HSTL, Class I, 1.8V, with DCI
HSTL_I_DCI_18
TIHSTL_I_DCI_18
0.42
0.48
ns
HSTL, Class II, 1.8V, with DCI
HSTL_II_DCI_18
TIHSTL_II_DCI_18
0.42
0.48
ns
HSTL, Class III, 1.8V, with DCI
HSTL_III_DCI_18
TIHSTL_III_DCI_18
0.42
0.48
ns
HSTL, Class IV, 1.8V, with DCI
HSTL_IV_DCI_18
TIHSTL_IV_DCI_18
0.42
0.48
ns
SSTL (Stub Series Terminated Logic), Class I, 1.8V, with DCI
SSTL18_I_DCI
TISSTL18_I_DCI
0.42
0.48
ns
SSTL, Class II, 1.8V, with DCI
SSTL18_II_DCI
TISSTL18_II_DCI
0.42
0.48
ns
SSTL, Class I, 2.5V, with DCI
SSTL2_I_DCI
TISSTL2_I_DCI
0.42
0.48
ns
SSTL, Class II, 2.5V, with DCI
SSTL2_II_DCI
TISSTL2_II_DCI
0.42
0.48
ns
SSTL, Class I, 3.3V, with DCI
SSTL3_I_DCI
TISSTL3_I_DCI
0.35
0.40
ns
SSTL, Class II, 3.3V, with DCI
SSTL3_II_DCI
TISSTL3_II_DCI
0.35
0.40
ns
LVDS (Low-Voltage Differential Signaling), 2.5V, with DCI
LVDS_25_DCI
TILVDS_25_DCI
0.60
0.69
ns
LVDS, 3.3V, with DCI
LVDS_33_DCI
TILVDS_33_DCI
0.60
0.69
ns
LVDSEXT (LVDS Extended Mode), 2.5V, with DCI
LVDSEXT_25_DCI
TILVDSEXT_25_DCI
0.58
0.59
0.79
ns
LVDSEXT, 3.3V, with DCI
LVDSEXT_33_DCI
TILVDSEXT_33_DCI
0.56
0.65
ns
Notes:
1.
Input timing for LVTTL is measured at 1.4V. For other I/O standards, see Table 18.
Table 15: IOB Input Switching Characteristics Standard Adjustments (Continued)
Description
IOSTANDARD
Attribute
Timing
Parameter
Speed Grade
Units
-6
-5
-4
相關(guān)PDF資料
PDF描述
AMC35DRYH CONN EDGECARD 70POS .100 DIP SLD
XC4VLX100-10FF1148I IC FPGA VIRTEX-4LX 1148FFBGA
XC4VLX100-11FFG1148C IC FPGA VIRTEX-4LX 100K 1148FBGA
XC4VLX100-10FFG1148I IC FPGA VIRTEX-4LX 100K 1148FBGA
XC6VLX240T-L1FF784I IC FPGA VIRTEX-6LXT 784FFBGA
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XC2V3000-6BF957C 制造商:Xilinx 功能描述:FPGA VIRTEX-II 3M GATES 32256 CELLS 820MHZ 0.15UM/0.12UM 1.5 - Trays
XC2V3000-6BF957I 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-II 1.5V Field-Programmable Gate Arrays
XC2V3000-6BFG957C 制造商:Xilinx 功能描述:FPGA VIRTEX-II 3M GATES 32256 CELLS 820MHZ 0.15UM/0.12UM 1.5 - Trays
XC2V3000-6BG728C 制造商:Xilinx 功能描述:FPGA VIRTEX-II 3M GATES 32256 CELLS 820MHZ 0.15UM/0.12UM 1.5 - Trays
XC2V3000-6BG728I 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-II 1.5V Field-Programmable Gate Arrays
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*