- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄68457 > W3H64M72E-SBC (MICROSEMI CORP-PMG MICROELECTRONICS) 64M X 72 DDR DRAM, PBGA208 PDF資料下載
參數(shù)資料
| 型號： | W3H64M72E-SBC |
| 廠商： | MICROSEMI CORP-PMG MICROELECTRONICS |
| 元件分類： | DRAM |
| 英文描述： | 64M X 72 DDR DRAM, PBGA208 |
| 封裝： | 17 X 23 MM, 1 MM PITCH, PLASTIC, BGA-208 |
| 文件頁數(shù)： | 19/30頁 |
| 文件大小： | 999K |
| 代理商： | W3H64M72E-SBC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁當(dāng)前第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁
W3H64M72E-XSBX
26
White Electronic Designs Corporation (602) 437-1520 www.wedc.com
White Electronic Designs
December 2006
Rev. 2
ADVANCED*
White Electronic Designs Corp. reserves the right to change products or specications without notice.
AC TIMING PARAMETERS
(continued)
-55°C ≤ TA < +125°C; VCCQ = + 1.8V ± 0.1V, VCC = +1.8V ± 0.1V
Parameter
Symbol
533Mbs CL4
400Mbs CL3
Unit
Min
Max
Min
Max
Data
DQ hold skew factor
t
QHS
-
400
-
450
ps
DQ output access time from CK/CK#
t
AC
-500
+500
-600
+600
ps
Data-out high impedance window from CK/CK#
t
HZ
tAC(MAX)
ps
DQS Low-Z window from CK/CK#
t
LZ1
tAC(MN)
tAC(MAX)
tAC(MN)
tAC(MAX)
ps
DQ Low-Z window from CK/CK#
t
LZ2
2*tAC(MN)
tAC(MAX)
2*tAC(MN)
tAC(MAX)
ps
DQ and DM input setup time relative to DQS
t
DSa
350
400
ps
t
DHa
350
400
ps
t
DSb
100
150
ps
t
DHb
225
275
ps
DQ and DM input pulse width (for each input)
t
DIPW
0.35
ps
Data hold skew factor
t
QHS
400
450
ps
DQ-DQS hold, DQS to rst DQ to go nonvalid, per access
t
QH
tHP - tQHS
ps
Data valid output window (DVW)
t
DVW
tQH - tDQSQ
ns
Data
Strobe
DQS input high pulse width
t
DQSH
0.35
tCK
DQS input low pulse width
t
DQSL
0.35
tCK
DQS output access time fromCK/CK#
t
DQSCK
-450
+450
-500
+500
ps
DQS falling edge to CK rising - setup time
t
DSS
0.2
tCK
DQS falling edge from CK rising - hold time
t
DSH
0.2
tCK
DQS-DQ skew, DOS to last DQ valid, per group, per access
t
DQSQ
300
350
ps
DQS read preamble
t
RPRE
0.9
1.1
0.9
1.1
tCK
DQS read postamble
t
RPST
0.4
0.6
0.4
0.6
tCK
DQS write preamble setup time
t
WPRES
0
ps
DQS write preamble
t
WPRE
0.25
tCK
DQS write postamble
t
WPST
0.4
0.6
0.4
0.6
tCK
Positive DQS latching edge to associated clock edge
t
DQSS
-0.25
0.25
-0.25
0.25
tCK
Write command to rst DQS latching transition
WL-TDQSS
WL+TDQSS
WL-TDQSS
WL+TDQSS
tCK
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| W3H64M72E-400ESC | 64M X 72 DDR DRAM, 0.6 ns, PBGA208 |
| W3H64M72E-667ES | 64M X 72 DDR DRAM, PBGA208 |
| W3HG128M64EEU534D4IMG | 128M X 64 DDR DRAM MODULE, 0.5 ns, ZMA200 |
| W3HG128M64EEU806D4SG | 128M X 64 DDR DRAM MODULE, 0.45 ns, ZMA200 |
| W3HG128M64EEU665D4ISG | 128M X 64 DDR DRAM MODULE, 0.45 ns, ZMA200 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| W3H64M72E-SBI | 制造商:WEDC 制造商全稱:White Electronic Designs Corporation 功能描述:64M x 72 DDR2 SDRAM 208 PBGA Multi-Chip Package |
| W3H64M72E-SBM | 制造商:WEDC 制造商全稱:White Electronic Designs Corporation 功能描述:64M x 72 DDR2 SDRAM 208 PBGA Multi-Chip Package |
| W3H64M72E-XSBX | 制造商:WEDC 制造商全稱:White Electronic Designs Corporation 功能描述:64M x 72 DDR2 SDRAM 208 PBGA Multi-Chip Package |
| W3HG128M64EEU403D4XXG | 制造商:WEDC 制造商全稱:White Electronic Designs Corporation 功能描述:1GB - 128Mx64 DDR2 SDRAM UNBUFFERED, SO-DIMM |
| W3HG128M64EEU534D4XXG | 制造商:WEDC 制造商全稱:White Electronic Designs Corporation 功能描述:1GB - 128Mx64 DDR2 SDRAM UNBUFFERED, SO-DIMM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。