參數(shù)資料
型號(hào): UT7C139C55GPX
英文描述: x9 Dual-Port SRAM
中文描述: X9熱賣雙端口SRAM
文件頁(yè)數(shù): 3/21頁(yè)
文件大?。?/td> 272K
代理商: UT7C139C55GPX
3
Figure 2b: DPRAM Pinout (68 PGA)
(top view)
Notes:
1. I/O8R on the7C139
2. I/O8L on the 7C139
PIN NAMES
B11
A
5L
B10
A
6L
B9
A
8L
B8
A
10L
B7
NC
B6
NC
B5
CE
L
B4
R/W
L
B3
NC
(2)
B2
I/O
2L
B1
I/O
3L
B
C11
A
4L
C10
A
3L
D11
A
2L
D10
A
1L
E11
A
0L
E10
NC
F11
BUSY
L
F10
GND
G11
M/S
G10
BUSY
R
H11
NC
H10
A
0R
J11
A
1R
J10
A
2R
K11
A
3R
K10
A
4R
K9
A
7R
K8
A
9R
K7
A
11R
K6
GND
K5
NC
K4
NC
K3
OE
R
K2
I/O
7R
K1
I/O
6R
K
A10
A
7L
A9
A
9L
A8
A
11L
A7
V
DD
A6
NC
A5
NC
A4
OE
L
A3
I/O
0L
A2
I/O
1L
L10
A
5R
L9
A
6R
L8
A
8R
L7
A
10R
L6
NC
L5
NC
L4
CE
R
L3
R/W
R
L2
NC
(1)
C2
I/O
4L
C1
I/O
5L
C
D2
GND
D1
I/O
6L
D
E2
I/O
7L
E1
V
DD
E
F2
GND
F1
I/O
0R
F
G2
I/O
1R
G1
I/O
2R
G
H2
V
DD
H1
I/O
3R
H
J2
I/O
4R
J1
I/O
5R
J
LEFT PORT
RIGHT PORT
DESCRIPTION
I/O
0L-7L(8L)
I/O
0R-7R(8R)
Data Bus Input/Output
A
0L-11L
A
0R-11R
Address Lines
CE
L
CE
R
Chip Enable
OE
L
OE
R
Output Enable
R/W
L
R/W
R
Read/Write Enable
BUSY
L
BUSY
R
Busy Flag Input/Output
M/S
Master or Slave Select
V
DD
Power
GND
Ground
7C138/139
11
10
9
8
7
6
5
4
3
2
1
A
L
相關(guān)PDF資料
PDF描述
UT7C139C55WCA SRAM|4KX9|CMOS| RAD HARD|QFL|68PIN|CERAMIC
UT7C139C55WCC SRAM|4KX9|CMOS| RAD HARD|QFL|68PIN|CERAMIC
UT7C139C55WCX SRAM|4KX9|CMOS| RAD HARD|QFL|68PIN|CERAMIC
UT7C139C55WPA x9 Dual-Port SRAM
UT7C139C55WPC x9 Dual-Port SRAM
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
UT7C139C55WCA 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SRAM|4KX9|CMOS| RAD HARD|QFL|68PIN|CERAMIC
UT7C139C55WCC 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SRAM|4KX9|CMOS| RAD HARD|QFL|68PIN|CERAMIC
UT7C139C55WCX 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SRAM|4KX9|CMOS| RAD HARD|QFL|68PIN|CERAMIC
UT7C139C55WPA 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x9 Dual-Port SRAM
UT7C139C55WPC 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x9 Dual-Port SRAM