- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄361591 > UPSD3233BV (意法半導(dǎo)體) Flash Programmable System Devices with 8032 Microcontroller Core PDF資料下載
參數(shù)資料
| 型號(hào)： | UPSD3233BV |
| 廠商： | 意法半導(dǎo)體 |
| 英文描述： | Flash Programmable System Devices with 8032 Microcontroller Core |
| 中文描述： | 閃存可編程系統(tǒng)設(shè)備與8032微控制器內(nèi)核 |
| 文件頁數(shù)： | 80/170頁 |
| 文件大小： | 2717K |
| 代理商： | UPSD3233BV |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁當(dāng)前第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁
uPSD3234A, uPSD3234BV, uPSD3233B, uPSD3233BV
80/170
DDC1 Protocol
DDC1 is primitive and a point to point interface.
The monitor is always put at “Transmit only” mode.
In the initialization phase, 9 clock cycles on V
CLK
pin will be given for the internal synchronization.
During this period, the SDA pin will be kept at high
impedance state.
If DDC1 hardware mode is used, the following pro-
cedure is recommended to proceed DDC1 opera-
tion.
1.
Reset DDC1 enable (by default, DDC1 enable
is cleared as LOW after Power-on Reset).
2.
Set SWENB as high (the default value is zero.)
3.
Depending on the data size of EDID data, set
EX_DAT as LOW (128 bytes) or HIGH (256
bytes).
4.
By using bulky moving commands (DDCADR,
RAMBUF involved) to move the entire EDID
data to RAM buffer.
5.
Reset SWENB to LOW.
6.
Reset DDCADR to 00h.
7.
Set DDC1 enable as HIGH.
In case SWENB is set as high, interrupt service
routine is finished within 133 machine cycle in
40MHz System clock.
The maximum V
SYNC
(V
CLK
) frequency is 25Khz
(40μs). And the 9th clock of V
SYNC
(V
CLK
) is inter-
rupt period.
So the machine cycle be needed is calculated as
below. For example,
When 40MHz system clock, 40μs = 133 x (25ns x
12); 133 machine cycle.
12MHz system clock, 40μs = 40 x (83.3ns x 12);
40 machine cycle.
8MHz system clock, 40μs = 26 x (125ns x 12); 26
machine cycle.
Note:
If EX_DAT equals to LOW, it is meant the
lower part is occupied by DDC1 operation and the
upper part is still free to the system. Nevertheless,
the effect of the post increment just applies to the
part related to DDC1 operation. In other words, the
system program is still able to address the loca-
tions from 128 to 255 in the RAM buffer through
MOVX command but without the facility of the post
increment. For example, the case of accessing
200 of the RAM Buffer:
MOV R0, #200, and
MOVX A, @R0
Figure 42. Transmission Protocol in the DDC1 Interface
AI06652
1
2
3
4
5
6
7
8
9
1
2
3
4
5
6
7
8
9
1
B
tSU(DDC1)
tDOV
Hi-Z
SC
VCLK
DDC1INT
DDC1EN
SD
tH(VCLK)
tL(VCLK)
Max=40us
B
B
B
B
B
B
B
B
HiZ
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| uPSD3233BV-40T6T | Flash Programmable System Devices with 8032 Microcontroller Core |
| uPSD3233BV-40U1T | Flash Programmable System Devices with 8032 Microcontroller Core |
| uPSD3233BV-40U6T | Flash Programmable System Devices with 8032 Microcontroller Core |
| uPSD3234A-24T1T | Flash Programmable System Devices with 8032 Microcontroller Core |
| uPSD3234A-24T6T | Flash Programmable System Devices with 8032 Microcontroller Core |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| UPSD3233BV-24T1 | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:Flash Programmable System Device with 8032 Microcontroller Core |
| UPSD3233BV-24T1T | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:Flash Programmable System Device with 8032 Microcontroller Core |
| UPSD3233BV-24T6 | 功能描述:8位微控制器 -MCU 3.0V 1M 24MHz RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時(shí)鐘頻率:50 MHz 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT |
| UPSD3233BV-24T6T | 功能描述:8位微控制器 -MCU Flash Programmable System Devices RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時(shí)鐘頻率:50 MHz 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT |
| UPSD3233BV-24U1 | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:Flash Programmable System Device with 8032 Microcontroller Core |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。