- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄376430 > UPD703100GJ-33-8EU (NEC Corp.) V850E/MS1TM 32/16-BIT SINGLE-CHIP MICROCONTROLLERS PDF資料下載
參數(shù)資料
| 型號(hào)： | UPD703100GJ-33-8EU |
| 廠(chǎng)商： | NEC Corp. |
| 英文描述： | V850E/MS1TM 32/16-BIT SINGLE-CHIP MICROCONTROLLERS |
| 中文描述： | V850E/MS1TM 32/16單晶片微控制器 |
| 文件頁(yè)數(shù)： | 64/132頁(yè) |
| 文件大?。?/td> | 1174K |
| 代理商： | UPD703100GJ-33-8EU |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)當(dāng)前第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)
Preliminary Data Sheet U14168EJ2V0DS00
64
μ
PD703100A-33, 703100A-40, 703101A-33, 703102A-33
(5/7)
Execution
Clock
Flags
Mnemonic
Operand
Opcode
Operation
i
r
l
CY
OV
S
Z
SAT
SATADD
reg1,reg2
rr r r r 0 0 0 1 1 0 R R R RR
GR[reg2]
←
saturated(GR[reg2]+GR[reg1])
1
1
1
×
×
×
×
×
imm5,reg2
rr r r r 0 1 0 0 0 1 i i i ii
GR[reg2]
←
saturated(GR[reg2]+sign-
extend(imm5)
1
1
1
×
×
×
×
×
SATSUB
reg1,reg2
rr r r r 0 0 0 1 0 1 R R R RR
GR[reg2]
←
saturated(GR[reg2]
GR[reg1])
1
1
1
×
×
×
×
×
rr r r r 1 1 0 0 1 1 R R R RR
SATSUBI
imm16,reg1,reg2
ii i i i i i i i i i i i i ii
GR[reg2]
←
saturated(GR[reg1]
sign-
extend(imm16)
1
1
1
×
×
×
×
×
SATSUBR
reg1,reg2
rr r r r 0 0 0 1 0 0 R R R RR
GR[reg2]
←
saturated(GR[reg1]
GR[reg2])
1
1
1
×
×
×
×
×
rr r r r 1 1 1 1 1 1 0 c c cc
SETF
cccc,reg2
00 0 0 0 0 0 0 0 0 0 0 0 0 00
If conditions are satisfied
then GR[reg2]
←
00000001H
else GR[reg2]
←
00000000H
1
1
1
00 b b b 1 1 1 1 1 0 R R R RR
bit#3,disp16[reg1]
dd d d d d d d d d d d d d dd
adr
←
GR[reg1]+sign-extend(disp16)
Z flag
←
Not(Load-memory-bit(adr,bit#3))
Store-memory-bit(adr,bit#3,1)
3
Note 3
3
Note 3
3
Note 3
×
rr r r r 1 1 1 1 1 1 R R R RR
SET1
reg2,[reg1]
00 0 0 0 0 0 0 1 1 1 0 0 0 00
adr
←
GR[reg1]
Z flag
←
Not(Load-memory-bit(adr,reg2))
Store-memory-bit(adr,reg2,1)
3
Note 3
3
Note 3
3
Note 3
×
rr r r r 1 1 1 1 1 1 R R R RR
SHL
reg1,reg2
0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0
GR[reg2]
←
GR[reg2] logically shift left by
GR[reg1]
1
1
1
×
0
×
×
imm5,reg2
rr r r r 0 1 0 1 1 0 i i i ii
GR[reg2]
←
GR[reg2] logically shift left by
zero-extend(imm5)
1
1
1
×
0
×
×
rr r r r 1 1 1 1 1 1 R R R RR
SHR
reg1,reg2
0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0
GR[reg2]
←
GR[reg2] logically shift right by
GR[reg1]
1
1
1
×
0
×
×
imm5,reg2
rr r r r 0 1 0 1 0 0 i i i ii
GR[reg2]
←
GR[reg2] logically shift right by
zero-extend(imm5)
1
1
1
×
0
×
×
SLD.B
disp7[ep],reg2
rr r r r 0 1 1 0 d d d d d dd
adr
←
ep+zero-extend(disp7)
GR[reg2]
←
sign-extend(Load-
memory(adr,Byte))
1
1
n
Note 9
SLD.BU
disp4[ep],reg2
Note 18
rr r r r 0 0 0 0 1 1 0 d d dd
adr
←
ep+zero-extend(disp4)
GR[reg2]
←
zero-extend(Load-
memory(adr,Byte))
1
1
n
Note 9
rr r r r 1 0 0 0 d d d d d dd
SLD.H
disp8[ep],reg2
Note 19
adr
←
ep+zero-extend(disp8)
GR[reg2]
←
sign-extend(Load-
memory(adr,Half-word))
1
1
n
Note 9
SLD.HU
disp5[ep],reg2
Notes 18, 20
rr r r r 0 0 0 0 1 1 1 d d dd
adr
←
ep+zero-extend(disp5)
GR[reg2]
←
zero-extend(Load-
memory(adr,Half-word))
1
1
n
Note 9
rr r r r 1 0 1 0 d d d d d d0
SLD.W
disp8[ep],reg2
Note 21
adr
←
ep+zero-extend(disp8)
GR[reg2]
←
Load-memory(adr,Word))
1
1
n
Note 9
SST.B
reg2,disp7[ep]
rr r r r 0 1 1 1 d d d d d dd
adr
←
ep+zero-extend(disp7)
Store-memory(adr,GR[reg2],Byte)
1
1
1
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| UPD703100GJ-40-8EU | V850E/MS1TM 32/16-BIT SINGLE-CHIP MICROCONTROLLERS |
| UPD703100-33 | V850E/MS1TM 32/16-BIT SINGLE-CHIP MICROCONTROLLERS |
| UPD703100-40 | V850E/MS1TM 32/16-BIT SINGLE-CHIP MICROCONTROLLERS |
| UPD703100AF1-33-FA1 | V850E/MS1TM 32/16-BIT SINGLE-CHIP MICROCONTROLLERS |
| UPD703100AF1-40-FA1 | V850E/MS1TM 32/16-BIT SINGLE-CHIP MICROCONTROLLERS |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| UPD703100GJ-33-UEN | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD703100GJ-33-UEN-A | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD703100GJ-40-8EU | 制造商:NEC 制造商全稱(chēng):NEC 功能描述:V850E/MS1TM 32/16-BIT SINGLE-CHIP MICROCONTROLLERS |
| UPD703100GJ-40-UEN | 制造商:Renesas Electronics Corporation 功能描述:MCU 32-bit V850E1 RISC ROMLess 3.3V/5V 144-Pin PQFP |
| UPD703101 | 制造商:NEC 制造商全稱(chēng):NEC 功能描述:32-Bit Single-Chip Microcontrollers |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。