- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378742 > UPD65943 CMOS Gate Array.Embedded Array Ver.2.0 for Package | Design Manual[05/2003] PDF資料下載
參數(shù)資料
| 型號(hào)： | UPD65943 |
| 英文描述： | CMOS Gate Array.Embedded Array Ver.2.0 for Package | Design Manual[05/2003] |
| 中文描述： | CMOS門陣列Array.Embedded的包版本2.0 |設(shè)計(jì)手冊(cè)[05/2003] |
| 文件頁數(shù)： | 49/64頁 |
| 文件大?。?/td> | 399K |
| 代理商： | UPD65943 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁當(dāng)前第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁
49
μ
PD64A, 65
Data Sheet U14380EJ2V0DS00
DC Characteristics (T
A
= –40 to +85
°
C, V
DD
= 2.0 to 3.6 V)
Parameter
Symbol
Test Conditions
MIN.
TYP.
MAX.
Unit
High-level input voltage
V
IH1
S
2
0.8 V
DD
V
DD
V
V
IH2
K
I/O
0.7 V
DD
V
DD
V
V
IH3
K
I
, S
0
, S
1
0.65 V
DD
V
DD
V
Low-level input voltage
V
IL1
S
2
0
0.2 V
DD
V
V
IL2
K
I/O
0
0.3 V
DD
V
V
IL3
K
I
, S
0
, S
1
0
0.15 V
DD
V
High-level input
leakage current
I
LH1
K
I
V
I
= V
DD
, pull-down resistor not incorporated
3
μ
A
I
LH2
S
0
, S
1
, S
2
V
I
= V
DD
, pull-down resistor not incorporated
3
μ
A
Low-level input leakage
I
UL1
K
I
V
I
= 0 V
–3
μ
A
μ
A
μ
A
current
I
UL2
K
I/O
V
I
= 0 V
–3
I
UL3
S
0
, S
1
, S
2
V
I
= 0 V
–3
High-level output voltage
V
OH1
REM, LED, K
I/O
I
OH
= –0.3 mA
0.8 V
DD
V
Low-level output voltage
V
OL1
REM, LED
I
OL
= 0.3 mA
0.3
V
V
OL2
K
I/O
I
OL
= 15
μ
A
0.4
V
High-level output current
I
OH1
REM
V
DD
= 3.0 V, V
OH
= 1.0 V
–5
–12
mA
I
OH2
K
I/O
V
DD
= 3.0 V, V
OH
= 2.2 V
–2.5
–7
mA
Low-level output current
I
OL1
K
I/O
V
DD
= 3.0 V, V
OL
= 0.4 V
30
70
μ
A
μ
A
k
k
V
DD
= 3.0 V, V
OL
= 2.2 V
100
390
Built-in pull-down resistor
R
1
K
I
, S
0
, S
1
, S
2
75
150
300
R
2
K
I/O
130
250
500
Data hold power supply
voltage
V
DDOR
In STOP mode
0.9
3.6
V
Supply current
I
DD1
OPERATING
f
X
= 8.0 MHz, V
DD
= 3 V
±
10 %
f
X
= 4.0 MHz, V
DD
= 3 V
±
10 %
f
X
= 8.0 MHz, V
DD
= 3 V
±
10 %
f
X
= 4.0 MHz, V
DD
= 3 V
±
10 %
V
DD
= 3 V
±
10 %
V
DD
= 3 V
±
10 %, T
A
= 25
°
C
0.8
1.6
mA
mode
0.7
1.4
mA
I
DD2
HALT mode
0.75
1.5
mA
0.65
1.3
mA
I
DD3
STOP mode
1.9
9.0
μ
A
μ
A
1.9
5.0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| UPD65944 | CMOS-9HD Family.EA-9HD Family Block Library Ver.6.0 | Block Library[12/2000] |
| UPD65945 | CMOS Gate Array.Embedded Array Ver.2.0 for Package | Design Manual[05/2003] |
| UPD65946 | CMOS-9HD Family.EA-9HD Family Block Library Ver.6.0 | Block Library[12/2000] |
| UPD65948 | CMOS Gate Array.Embedded Array Ver.2.0 for Package | Design Manual[05/2003] |
| UPD65964 | CMOS-9HD Family.EA-9HD Family Block Library Ver.6.0 | Block Library[12/2000] |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| UPD65944 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:CMOS-9HD Family.EA-9HD Family Block Library Ver.6.0 | Block Library[12/2000] |
| UPD65944GJ-039-JEU-A | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD65945 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:CMOS Gate Array.Embedded Array Ver.2.0 for Package | Design Manual[05/2003] |
| UPD65946 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:CMOS-9HD Family.EA-9HD Family Block Library Ver.6.0 | Block Library[12/2000] |
| UPD65948 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:CMOS Gate Array.Embedded Array Ver.2.0 for Package | Design Manual[05/2003] |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。