- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378742 > UPD65893 CMOS-N5 Family Design Manual Ver.6.0 | Design Manual[02/2002] PDF資料下載
參數(shù)資料
| 型號(hào)： | UPD65893 |
| 英文描述： | CMOS-N5 Family Design Manual Ver.6.0 | Design Manual[02/2002] |
| 中文描述： | CMOS的設(shè)計(jì)手冊(cè)北5家庭Ver.6.0 |設(shè)計(jì)手冊(cè)[02/2002] |
| 文件頁(yè)數(shù)： | 50/64頁(yè) |
| 文件大?。?/td> | 399K |
| 代理商： | UPD65893 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)當(dāng)前第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)
50
μ
PD64A, 65
Data Sheet U14380EJ2V0DS00
AC Characteristics (T
A
= –40 to +85
°
C, V
DD
= 2.0 to 3.6 V)
Parameter
Symbol
Test Conditions
MIN.
TYP.
MAX.
Unit
Command execution time
t
CY
7.9
27
μ
s
μ
s
μ
s
μ
s
K
I
, S
0
, S
1
, S
2
high-level
t
H
10
width
When releasing STANDBY mode
In HALT mode
10
In STOP mode
Note
Note
10 + 52/f
X
+ oscillation growth time
Remark
t
CY
= 64/f
X
(f
X
: System clock oscillator frequency)
POC Circuit (T
A
= –40 to +85
°
C)
Parameter
Symbol
Test Conditions
MIN.
TYP.
MAX.
Unit
POC-detected voltage
Note
V
POC
1.85
2.0
V
Note
Refers to the voltage with which the POC circuit cancels an internal reset. If VP
OC
< V
DD
, the internal reset
is released.
From the time of V
POC
≥
V
DD
until the internal reset takes effect, lag of up to 1 ms occurs. When the period
of V
POC
≥
V
DD
lasts less than 1 ms, the internal reset may not take effect.
System Clock Oscillation Circuit Characteristics (T
A
= –40 to +85
°
C, V
DD
= 2.0 to 3.6 V)
Parameter
Symbol
Test Conditions
MIN.
TYP.
MAX.
Unit
Oscillator frequency
f
X
2.4
3.64
8.0
MHz
(ceramic resonator)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| UPD65943 | CMOS Gate Array.Embedded Array Ver.2.0 for Package | Design Manual[05/2003] |
| UPD65944 | CMOS-9HD Family.EA-9HD Family Block Library Ver.6.0 | Block Library[12/2000] |
| UPD65945 | CMOS Gate Array.Embedded Array Ver.2.0 for Package | Design Manual[05/2003] |
| UPD65946 | CMOS-9HD Family.EA-9HD Family Block Library Ver.6.0 | Block Library[12/2000] |
| UPD65948 | CMOS Gate Array.Embedded Array Ver.2.0 for Package | Design Manual[05/2003] |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| UPD65907GL-012NMU | 制造商:NEC Electronics Corporation 功能描述: |
| UPD65943 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:CMOS Gate Array.Embedded Array Ver.2.0 for Package | Design Manual[05/2003] |
| UPD65944 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:CMOS-9HD Family.EA-9HD Family Block Library Ver.6.0 | Block Library[12/2000] |
| UPD65944GJ-039-JEU-A | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD65945 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:CMOS Gate Array.Embedded Array Ver.2.0 for Package | Design Manual[05/2003] |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。