- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄373744 > TS5071N (意法半導體) PROGRAMMABLE CODEC/FILTER COMBO 2ND GENERATION PDF資料下載
參數(shù)資料
| 型號： | TS5071N |
| 廠商： | 意法半導體 |
| 元件分類： | Codec |
| 英文描述： | PROGRAMMABLE CODEC/FILTER COMBO 2ND GENERATION |
| 中文描述： | 可編程解碼器/濾鏡組合第二代 |
| 文件頁數(shù)： | 2/32頁 |
| 文件大?。?/td> | 284K |
| 代理商： | TS5071N |
第1頁當前第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁
TS5070PIN FUNCTIONALITY (PLCC28)
No.
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
Name
GND
VF
R
0
V
SS
NC
NC
IL3
IL2
FS
R
D
R
1
D
R
0
CO
CI
CCLK
CS
MR
BCLK
MCLK
D
X
0
D
X
1
TS
X
0
TS
X
1
FS
X
IL5
IL4
IL1
IL0
V
CC
VF
X
I
Function
Ground Input(+0V)
Analog Output
Supply Input (-5V)
Not Connected
Not Connected
Digital Input or Outputdefined by LDR register content
Digital Input or Outputdefined by LDR register content
Digital input
Digital input sampled by BCLK falling edge
Digital input sampled by BCLK falling edge
Digital output (shiftedout on CCLK rising edge)
Digital input (sampled on CCLK falling edge)
Digital input (clock)
Digital input (chip select forCI/CO)
Digital Input
Digital input (clock)
Digital input
Digital output clocked by BCLK rising edge
Digital output clocked by BCLK rising edge
Open drain output (pulled low by active DX0 time slot)
Open drain output (pulled low by active DX1 time slot)
Digital input
Digital input or output defined by LDR registercontent
Digital input or output defined by LDR registercontent
Digital input or output defined by LDR registercontent
Digital input or output defined by LDR registercontent
Supply input (+5V)
Analog input
HYBRID
BALANCE
FILTER
ENCODER
TX GAIN
TX
REGISTER
TX TIME SLOT
Vref
HYBAL 1
HYBAL 2
HYBAL 3
TIME-SLOT
ASSIGNMENT
CTL REG.
RX TIME SLOT
RX
REGISTER
RX GAIN
DECODER
AZ
TS5070/71
INTERFACE
LATCHES
LATCH DIR
LATCH CONT.
CONTROL
INTERFACE
DX0
DX1
TSX0
TSX1
FSX
BCLK
FSR
DR0
DR1
MCLK
MR
CS
CCLK
CO
CI
VSS=-5V
VCC=+5V
VFXI
VFRO
GND
IL5
IL4
IL3
IL2
IL1
IL0
D94TL135
TS5070FUNCTIONAL DIAGRAM
TS5070 - TS5071
2/32
相關PDF資料 |
PDF描述 |
|---|---|
| TSP6100N | x8 ROM (Mask Programmable) |
| TSPC106AVGS | PCI Bus Bridge Memory Controller 66-83 MHz |
| TSPC106 | PCI Bus Bridge Memory Controller 66-83 MHz |
| TSPC106A | PCI Bus Bridge Memory Controller 66-83 MHz |
| TSPC106AMG | PCI Bus Bridge Memory Controller 66-83 MHz |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| TS507CD | 功能描述:精密放大器 Hi precision op amp RoHS:否 制造商:Maxim Integrated 每芯片的通道數(shù)量: 輸入補償電壓:0.25 mV at +/- 5 V 輸入電壓范圍（最大值）: 安裝風格: 封裝 / 箱體:SOIC-8 Narrow 封裝:Tube |
| TS507CDT | 功能描述:精密放大器 High Precision RoHS:否 制造商:Maxim Integrated 每芯片的通道數(shù)量: 輸入補償電壓:0.25 mV at +/- 5 V 輸入電壓范圍（最大值）: 安裝風格: 封裝 / 箱體:SOIC-8 Narrow 封裝:Tube |
| TS507CLT | 功能描述:精密放大器 Hi precision op amp RoHS:否 制造商:Maxim Integrated 每芯片的通道數(shù)量: 輸入補償電壓:0.25 mV at +/- 5 V 輸入電壓范圍（最大值）: 安裝風格: 封裝 / 箱體:SOIC-8 Narrow 封裝:Tube |
| TS507ID | 功能描述:精密放大器 Hi precision op amp RoHS:否 制造商:Maxim Integrated 每芯片的通道數(shù)量: 輸入補償電壓:0.25 mV at +/- 5 V 輸入電壓范圍（最大值）: 安裝風格: 封裝 / 箱體:SOIC-8 Narrow 封裝:Tube |
| TS507IDT | 功能描述:精密放大器 Rail to Rail Amp RoHS:否 制造商:Maxim Integrated 每芯片的通道數(shù)量: 輸入補償電壓:0.25 mV at +/- 5 V 輸入電壓范圍（最大值）: 安裝風格: 封裝 / 箱體:SOIC-8 Narrow 封裝:Tube |
發(fā)布緊急采購，3分鐘左右您將得到回復。