參數(shù)資料
型號: SSTL16857DGG
廠商: NXP SEMICONDUCTORS
元件分類: 通用總線功能
英文描述: Linear Voltage Regulator IC; Output Current Max:150mA; Supply Voltage Max:6V; Package/Case:5-SOT-23; Output Current:150mA; Output Voltage:5V; Current Rating:0.15A; Leaded Process Compatible:No; Output Voltage Max:5V
中文描述: SSTL SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, PDSO48
封裝: PLASTIC, TSSOP-48
文件頁數(shù): 7/8頁
文件大小: 76K
代理商: SSTL16857DGG
Philips Semiconductors
Product specification
SSTL16857
14-bit SSTL_2 registered driver with
differential clock inputs
1999 Sep 30
7
TSSOP48:
plastic thin shrink small outline package; 48 leads; body width 6.1mm
SOT362-1
相關(guān)PDF資料
PDF描述
SSTL16877 14-bit SSTL_2 registered driver with differential clock inputs
SSTL16877DGG 14-bit SSTL_2 registered driver with differential clock inputs
SSTPAD10 Linear Voltage Regulator IC; Output Current Max:250mA; Supply Voltage Max:6V; Package/Case:8-MSOP; Output Current:250mA; Output Voltage:5V; Current Rating:0.25A; Leaded Process Compatible:No; Output Voltage Max:5V
SSTPAD100 Voltage Regulator IC; Leaded Process Compatible:No; Peak Reflow Compatible (260 C):No
SSTPAD20 Low Leakage Pico Amp Diodes
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SSTL16857DGG,112 功能描述:寄存器 14-BIT SSTL 2 REG DRIVER RoHS:否 制造商:NXP Semiconductors 邏輯類型:CMOS 邏輯系列:HC 電路數(shù)量:1 最大時鐘頻率:36 MHz 傳播延遲時間: 高電平輸出電流:- 7.8 mA 低電平輸出電流:7.8 mA 電源電壓-最大:6 V 最大工作溫度:+ 125 C 封裝 / 箱體:SOT-38 封裝:Tube
SSTL16857DGG,118 功能描述:寄存器 14-BIT SSTL 2 REG DRIVER RoHS:否 制造商:NXP Semiconductors 邏輯類型:CMOS 邏輯系列:HC 電路數(shù)量:1 最大時鐘頻率:36 MHz 傳播延遲時間: 高電平輸出電流:- 7.8 mA 低電平輸出電流:7.8 mA 電源電壓-最大:6 V 最大工作溫度:+ 125 C 封裝 / 箱體:SOT-38 封裝:Tube
SSTL16877 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:14-bit SSTL_2 registered driver with differential clock inputs
SSTL16877DG 功能描述:寄存器 20-BIT REG DRVR W/INV REG RoHS:否 制造商:NXP Semiconductors 邏輯類型:CMOS 邏輯系列:HC 電路數(shù)量:1 最大時鐘頻率:36 MHz 傳播延遲時間: 高電平輸出電流:- 7.8 mA 低電平輸出電流:7.8 mA 電源電壓-最大:6 V 最大工作溫度:+ 125 C 封裝 / 箱體:SOT-38 封裝:Tube
SSTL16877DGG 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:14-bit SSTL_2 registered driver with differential clock inputs