(VDD = 1.8 ± 5%, 2.5 ±10%, or 3.3 V ±10%, " />
參數(shù)資料
型號(hào)： SI5368C-C-GQR
廠商： Silicon Laboratories Inc
文件頁(yè)數(shù)： 89/92頁(yè)
文件大?。?/td> 0K
描述： IC CLK MULTIPLIER ATTEN 100TQFP
標(biāo)準(zhǔn)包裝： 250
系列： DSPLL®
類型： 時(shí)鐘放大器，振動(dòng)衰減器
PLL： 是
輸入： 時(shí)鐘
輸出： CML，CMOS，LVDS，LVPECL
電路數(shù)： 1
比率 - 輸入:輸出： 4:5
差分 - 輸入:輸出： 是/是
頻率 - 最大： 346MHz
除法器/乘法器： 無(wú)/是
電源電壓： 1.71 V ~ 3.63 V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 100-TQFP
供應(yīng)商設(shè)備封裝： 100-TQFP（14x14）
包裝： 帶卷 (TR)
Si5368
Rev. 1.0
9
Table 3. AC Specifications
(VDD = 1.8 ± 5%, 2.5 ±10%, or 3.3 V ±10%, TA = –40 to 85 °C)
Parameter
Symbol
Test Condition
Min
Typ
Max
Unit
Single-Ended Reference Clock Input Pin XA (XB with cap to GND)
Input Resistance
XARIN
RATE[1:0] = LM, MH,
ac coupled
—12
—
k
Input Voltage Swing
XAVPP
RATE[1:0] = LM, MH,
ac coupled
0.5
—
1.2
VPP
Differential Reference Clock Input Pins (XA/XB)
Input Voltage Swing
XA/XBVPP
RATE[1:0] = LM, MH
0.5
—
2.4
VPP
CKINn Input Pins
Input Frequency
CKNF
Input frequency and clock
multiplication ratio deter-
mined by programming
device PLL dividers. Con-
sult Silicon Laboratories
configuration software
DSPLLsim or Any-Fre-
quency Precision Clock
Family Reference Manual
at www.silabs.com/timing
(click on Documentation)
to determine PLL divider
settings for a given input
frequency/clock multiplica-
tion ratio combination
0.002
—
710
MHz
Input Clock Frequency
(CKIN3, CKIN4 used
as FSYNC inputs)
CKF
0.002
—
0.512
MHz
Input Duty Cycle
(Minimum Pulse
Width)
CKNDC
Whichever is smaller
(i.e., the 40% / 60%
limitation applies only
to high frequency
clocks)
40
—
60
%
2—
—
ns
Input Capacitance
CKNCIN
——
3
pF
Input Rise/Fall Time
CKNTRF
20–80%
——
11
ns
*Note: Input to output phase skew after an ICAL is not controlled and can assume any value.
相關(guān)PDF資料
PDF描述
MS27468T25F43SB CONN RCPT 43POS JAM NUT W/SCKT
VE-JVM-MZ-F4 CONVERTER MOD DC/DC 10V 25W
VE-JVM-MZ-F2 CONVERTER MOD DC/DC 10V 25W
M83723/85G1415N CONN RCPT 15POS JAM NUT W/PINS
VE-JVM-MZ-F1 CONVERTER MOD DC/DC 10V 25W
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SI5368-EVB 制造商:Silicon Laboratories Inc 功能描述:
Si5369A-C-GQ 功能描述:時(shí)鐘發(fā)生器及支持產(chǎn)品 LW LOOP BW AR CLK MULT/JITTER 4IN 5OUT RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56
SI5369A-C-GQR 功能描述:時(shí)鐘發(fā)生器及支持產(chǎn)品 Lo Loop BW Clk Multi Jitter Attn 4In/5Out RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56
Si5369B-C-GQ 功能描述:時(shí)鐘發(fā)生器及支持產(chǎn)品 LW LOOP BW AR CLK MULT/JITTER 4IN 5OUT RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56
SI5369B-C-GQR 功能描述:時(shí)鐘發(fā)生器及支持產(chǎn)品 Lo Loop BW Clk Multi Jitter Attn 4In/5Out RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*