- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄8978 > SI5338J-A-GM (Silicon Laboratories Inc)IC CLK GEN I2C BUS PROG 24QFN PDF資料下載
參數(shù)資料
| 型號： | SI5338J-A-GM |
| 廠商： | Silicon Laboratories Inc |
| 文件頁數(shù)： | 44/44頁 |
| 文件大小： | 0K |
| 描述： | IC CLK GEN I2C BUS PROG 24QFN |
| 標(biāo)準(zhǔn)包裝： | 490 |
| 系列： | MultiSynth™ |
| 類型： | * |
| PLL： | 是 |
| 輸入： | CML，HCSL，HSCL，LVDS，LVPECL，晶體 |
| 輸出： | CMOS，HCSL. HSTL. LVDS. LVPECL. SSTL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 1:4 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 200MHz |
| 除法器/乘法器： | 是/是 |
| 電源電壓： | 1.71 V ~ 3.63 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 24-VFQFN 裸露焊盤 |
| 供應(yīng)商設(shè)備封裝： | 24-QFN（4x4） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁當(dāng)前第44頁
Si5338
Rev. 1.3
9
LVPECL Output
Voltage
VOC
common mode
—
VDDO–
1.45 V
—V
VSEPP
peak-to-peak sin-
gle-ended swing
0.55
0.8
0.96
VPP
LVDS Output Voltage
(2.5/3.3 V)
VOC
common mode
1.125
1.2
1.275
V
VSEPP
Peak-to-Peak
Single-Ended
Swing
0.25
0.35
0.45
VPP
LVDS Output
Voltage (1.8 V)
VOC
Common Mode
0.8
0.875
0.95
V
VSEPP
Peak-to-Peak
Single-Ended
Swing
0.25
0.35
0.45
VPP
HCSL Output Voltage
VOC
Common Mode
0.35
0.375
0.400
V
VSEPP
Peak-to-Peak
Single-Ended
Swing
0.575
0.725
0.85
VPP
CML Output Voltage
VOC
Common Mode
—
See Note 7
—V
VSEPP
Peak-to-Peak
Single-Ended
Swing
0.67
0.860
1.07
VPP
Rise/Fall Time
tR/tF
20%–80%
—
450
ps
Duty Cycle5
DC
45
—
55
%
Output Clocks (Single-Ended)
Frequency
fOUT
CMOS
0.16
—
200
MHz
SSTL, HSTL
0.16
—
350
MHz
CMOS 20%–80%
Rise/Fall Time
tR/tF
2 pF load
—
0.45
0.85
ns
CMOS 20%–80%
Rise/Fall Time
tR/tF
15 pF load
—
2.0
ns
Table 6. Input and Output Clock Characteristics (Continued)
(VDD = 1.8 V –5% to +10%, 2.5 V ±10%, or 3.3 V ±10%, TA = –40 to 85 °C)
Parameter
Symbol
Test Condition
Min
Typ
Max
Units
Notes:
1. Use an external 100
resistor to provide load termination for a differential clock. See Figure 3.
2. For best jitter performance, keep the midpoint differential input slew rate on pins 1,2,5,6 faster than 0.3 V/ns.
3. Minimum input frequency in clock buffer mode (PLL bypass) is 5 MHz. Operation to 1 MHz is also supported in buffer
mode, but loss-of-signal (LOS) status is not functional.
4. For best jitter performance, keep the mid point input single ended slew rate on pins 3 or 4 faster than 1 V/ns.
5. Not in PLL bypass mode.
6. Only two unique frequencies above 350 MHz can be simultaneously output, Fvco/4 and Fvco/6. See "3.3. Synthesis
Stages" on page 18.
7. CML output format requires ac-coupling of the differential outputs to a differential 100
load at the receiver.
8. Includes effect of internal series 22
resistor.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SI5338F-A-GM | IC CLK GEN I2C BUS PROG 24QFN |
| VE-J0X-MZ-F1 | CONVERTER MOD DC/DC 5.2V 25W |
| VE-J0W-MZ-F4 | CONVERTER MOD DC/DC 5.5V 25W |
| VE-J0W-MZ-F3 | CONVERTER MOD DC/DC 5.5V 25W |
| VE-J0W-MZ-F2 | CONVERTER MOD DC/DC 5.5V 25W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SI5338J-A-GMR | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 I2C-Program Clk Gen 0.16-200MHz inc/dec RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SI5338J-B00190-GM | 制造商:Silicon Laboratories Inc 功能描述:CLOCK - Bulk |
| SI5338J-B00190-GMR | 制造商:Silicon Laboratories Inc 功能描述:CLOCK - Tape and Reel |
| SI5338J-B00380-GM | 制造商:Silicon Laboratories Inc 功能描述:CLOCK - Bulk |
| SI5338J-B00380-GMR | 制造商:Silicon Laboratories Inc 功能描述:CLOCK - Tape and Reel |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。