參數(shù)資料
型號: S3C72M9XX-QA
元件分類: 微控制器/微處理器
英文描述: 4-BIT, MROM, 6 MHz, MICROCONTROLLER, PQFP128
封裝: 14 X 20 MM, QFP-128
文件頁數(shù): 17/265頁
文件大?。?/td> 1133K
代理商: S3C72M9XX-QA
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁當(dāng)前第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁
OSCILLATOR CIRCUITS
S3C72M5/C72M7/C72M9/P72M9 (Preliminary Spec)
6-12
CLOCK OUTPUT PROCEDURE
The procedure for outputting clock pulses to the CLO1 or CLO2 pins may be summarized as follows:
1.
Disable clock output by clearing CLMOD1.3 to logic zero.
2.
Set the clock output frequency (CLMOD1.1, CLMOD1.0).
3.
Load a "0" to the output latch of the CLO1 or CLO2 pins (P2.2 or P2.3).
4.
Set the P2.2 or P2.3 mode flag (PM2.2 or PM2.3) to output mode.
5.
Select % duty for CLO1 or CLO2 output clock.
6.
Enable CLO1 or CLO2 for clock output (Both CLO1 and CLO2 also).
7.
Enable clock output by setting CLMOD1.3 to logic one.
+ PROGRAMMING TIP —CPU Clock Output to the CLO1 Pin
To output the CPU clock to the CLO1 pin:
BITS
EMB
SMB
15
LD
EA,#40H
LD
PMG1,EA
; P2.2
← Output mode
BITR
P2.2
; Clear P2.2 output latch
LD
A,#2H
LD
CLMOD2,A
LD
A,#9H
LD
CLMOD1,A
相關(guān)PDF資料
PDF描述
S3P72M9-QA 4-BIT, OTPROM, 6 MHz, MICROCONTROLLER, PQFP128
S3C7414XX-AQ 4-BIT, MROM, 6 MHz, MICROCONTROLLER, PDIP42
S3C7414XX-QZ 4-BIT, MROM, 6 MHz, MICROCONTROLLER, PQFP44
S3P7414XX-QZ 4-BIT, OTPROM, 6 MHz, MICROCONTROLLER, PQFP44
S3P7434XX-QZ 4-BIT, OTPROM, 6 MHz, MICROCONTROLLER, PQFP44
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
S3C72N2 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:The S3C72N2/C72N4 single-chip CMOS microcontroller has been designed for high performance using Samsungs newest 4-bit CPU core, SAM47 (Samsung Arrange
S3C72N4 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:The S3C72N2/C72N4 single-chip CMOS microcontroller has been designed for high performance using Samsungs newest 4-bit CPU core, SAM47 (Samsung Arrange
S3C72N5 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:single-chip CMOS microcontroller
S3C72N8 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:single-chip CMOS microcontroller
S3C72P9 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:SINGLE-CHIP MICROCONTROLLER HAS BEEN DESIGNED FOR HIGH PERFORMANCE USING