- 您現在的位置：買賣IC網 > PDF目錄296941 > QL6250E-7PQ208M (QUICKLOGIC CORP) FPGA, 960 CLBS, 248160 GATES, PQFP208 PDF資料下載
參數資料
| 型號： | QL6250E-7PQ208M |
| 廠商： | QUICKLOGIC CORP |
| 元件分類： | FPGA |
| 英文描述： | FPGA, 960 CLBS, 248160 GATES, PQFP208 |
| 封裝： | 28 X 28 MM, 3.35 MM HEIGHT, MS-028, PLASTIC, QFP-208 |
| 文件頁數： | 32/64頁 |
| 文件大小： | 850K |
| 代理商： | QL6250E-7PQ208M |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁當前第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁
2006 QuickLogic Corporation
Eclipse-E Family Data Sheet Rev. A
38
Power-Up Sequencing
Figure 41: Power-Up Sequencing
When powering up a device, the V
CCPLL/VCC/VCCIO/VDED/VDED2 rails must take 400 s or longer to reach
the maximum value (refer to Figure 41).
NOTE: Ramping V
CCPLL, VCC, VCCIO, VPUMP, VDED, or VDED2 faster than 400 s can cause the device to
behave improperly.
For users with a limited power budget, ensure V
CCIO, VDED, VDED2, and VPUMP are within 500 mV of VCC when
ramping up the power supplies.
Vo
lt
ag
e
V
CCIO
V
DED
V
DED2
V
PUMP
V
CC
|V
CCIO, VDED, VDED2, VPUMP - VCC|MAX
Time
400 us
V
CC
V
ccPLL
相關PDF資料 |
PDF描述 |
|---|---|
| QL6250E-7PS484C | FPGA, 960 CLBS, 248160 GATES, PBGA484 |
| QL6250E-7PS484I | FPGA, 960 CLBS, 248160 GATES, PBGA484 |
| QL6250E-7PS484M | FPGA, 960 CLBS, 248160 GATES, PBGA484 |
| QL6250E-8PQ208C | FPGA, 960 CLBS, 248160 GATES, PQFP208 |
| QL6250E-8PQ208I | FPGA, 960 CLBS, 248160 GATES, PQFP208 |
相關代理商/技術參數 |
參數描述 |
|---|---|
| QL6325PQ208 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ASIC |
| QL6325PT280 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ASIC |
| QL63D5SA | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:InGaAlP Laser Diode |
| QL63F5SA | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:InGaAlP Laser Diode |
| QL63H5S-A | 制造商:ROITHNER 制造商全稱:ROITHNER 功能描述:INGaAIP Laser Diode |
發(fā)布緊急采購，3分鐘左右您將得到回復。