- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄296941 > QL6250E-6PS484M (QUICKLOGIC CORP) FPGA, 960 CLBS, 248160 GATES, PBGA484 PDF資料下載
參數(shù)資料
| 型號： | QL6250E-6PS484M |
| 廠商： | QUICKLOGIC CORP |
| 元件分類： | FPGA |
| 英文描述： | FPGA, 960 CLBS, 248160 GATES, PBGA484 |
| 封裝： | 23 X 23 MM, 1 MM PITCH, MS-034AAJ-1, PLASTIC, BGA-484 |
| 文件頁數(shù)： | 9/64頁 |
| 文件大小： | 850K |
| 代理商： | QL6250E-6PS484M |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁當(dāng)前第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁
2006 QuickLogic Corporation
Eclipse-E Family Data Sheet Rev. A
17
Figure 15: Required Power-Up Sequence When Using Power-Up Loading
To use the power-up loading function, designers must ensure that VCC begins to ramp within a maximum of
2 ms of VCCIO, VDED, VDED2, and VPUMP.
Voltage
V
CCIO
V
DED
V
DED2
V
PUMP
V
CC
Time
< 2 m s
V
CC
V
CC PLL
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| QL6250E-7PQ208C | FPGA, 960 CLBS, 248160 GATES, PQFP208 |
| QL6250E-7PQ208I | FPGA, 960 CLBS, 248160 GATES, PQFP208 |
| QL6250E-7PQ208M | FPGA, 960 CLBS, 248160 GATES, PQFP208 |
| QL6250E-7PS484C | FPGA, 960 CLBS, 248160 GATES, PBGA484 |
| QL6250E-7PS484I | FPGA, 960 CLBS, 248160 GATES, PBGA484 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| QL6325PQ208 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ASIC |
| QL6325PT280 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ASIC |
| QL63D5SA | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:InGaAlP Laser Diode |
| QL63F5SA | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:InGaAlP Laser Diode |
| QL63H5S-A | 制造商:ROITHNER 制造商全稱:ROITHNER 功能描述:INGaAIP Laser Diode |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。