- 您現在的位置：買賣IC網 > PDF目錄368264 > PSD835G3V-70UI (意法半導體) Configurable Memory System on a Chip for 8-Bit Microcontrollers PDF資料下載
參數資料
| 型號： | PSD835G3V-70UI |
| 廠商： | 意法半導體 |
| 英文描述： | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
| 中文描述： | 在8片位微控制器可配置存儲系統 |
| 文件頁數： | 88/110頁 |
| 文件大?。?/td> | 570K |
| 代理商： | PSD835G3V-70UI |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁當前第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁
PSD835G2
PSD8XX Family
87
PSD835G2 AC/DC Parameters – CPLD Timing Parameters
(3.0 V to 3.6 V Versions)
-90
-12
Slew
Rate
(Note 1)
Unit
PT
Aloc
TURBO
OFF
Symbol
Parameter
Conditions
Min
Max
Min
Max
GPLD Input Pin/Feedback to
GPLD Combinatorial Output
t
PD
38
43
Add 4 Add 20 Sub 6
ns
t
EA
GPLD Input to GPLD Output
Enable
43
45
Add 20 Sub 6
ns
t
ER
GPLD Input to GPLD Output
Disable
43
45
Add 20 Sub 6
ns
t
ARP
GPLD Register Clear or
Preset Delay
38
43
Add 20 Sub 6
ns
t
ARPW
GPLD Register Clear or
Preset Pulse Width
28
30
Add 20
ns
t
ARD
GPLD Array Delay
Any Micro
Cell
23
27
Add 4
ns
GPLD Combinatorial Timing
(3.0 V to 3.6 V Versions)
-90
-12
Slew
Rate
(Note 1)
Unit
PT
Aloc
TURBO
OFF
Symbol
Parameter
Conditions
Min
Max
Min
Max
Maximum Frequency
External Feedback
Maximum Frequency
Internal Feedback (f
CNT
)
Maximum Frequency
Pipelined Data
Input Setup Time
Input Hold Time
Clock High Time
Clock Low Time
Clock to Output Delay
GPLD Array Delay
Minimum Clock Period
1/(t
S
+t
CO
)
24.3
20.4
MHz
f
MAX
1/(t
S
+t
CO
–10)
32.2
25.6
MHz
1/(t
CH
+t
CL
)
45.0
35.7
MHz
t
S
t
H
t
CH
t
CL
t
CO
t
ARD
t
MIN
18
0
11
11
23
0
14
14
Add 4 Add 20
ns
ns
ns
ns
ns
ns
ns
Clock Input
Clock Input
Clock Input
Any Micro
Cell
t
CH
+t
CL
(Note 2)
23
23
26
27
Sub 6
Add 4
22
28
GPLD Micro
Cell Synchronous Clock Mode Timing
(3.0 V to 3.6 V Versions)
NOTES:
1. Fast Slew Rate output available on Port C and F.
2. CLKIN t
CLCL
= t
CH
+ t
CL
.
NOTE:
1. Fast Slew Rate output available on Port C and F.
相關PDF資料 |
PDF描述 |
|---|---|
| PSD835G3V-90B81 | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
| PSD835G3V-90B81I | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
| PSD835G3V-90J | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
| PSD835G3V-90JI | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
| PSD835G3V-90M | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
相關代理商/技術參數 |
參數描述 |
|---|---|
| PSD853F2-70J | 功能描述:SPLD - 簡單可編程邏輯器件 5.0V 1M 70ns RoHS:否 制造商:Texas Instruments 邏輯系列:TICPAL22V10Z 大電池數量:10 最大工作頻率:66 MHz 延遲時間:25 ns 工作電源電壓:4.75 V to 5.25 V 電源電流:100 uA 最大工作溫度:+ 75 C 最小工作溫度:0 C 安裝風格:Through Hole 封裝 / 箱體:DIP-24 |
| PSD853F2-70M | 功能描述:CPLD - 復雜可編程邏輯器件 5.0V 1M 70ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| PSD853F2-90J | 功能描述:CPLD - 復雜可編程邏輯器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| PSD853F2-90JI | 功能描述:CPLD - 復雜可編程邏輯器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| PSD853F2-90M | 功能描述:CPLD - 復雜可編程邏輯器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購，3分鐘左右您將得到回復。