- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄368095 > PPC405GP-3EE266C (APPLIEDMICRO INC) Power PC 405GP Embedded Processor PDF資料下載
參數(shù)資料
| 型號： | PPC405GP-3EE266C |
| 廠商： | APPLIEDMICRO INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | Power PC 405GP Embedded Processor |
| 中文描述： | 32-BIT, 266 MHz, RISC PROCESSOR, PBGA413 |
| 封裝： | 25 X 25 MM, PLASTIC, EBGA-413 |
| 文件頁數(shù)： | 53/59頁 |
| 文件大小： | 782K |
| 代理商： | PPC405GP-3EE266C |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁當前第53頁第54頁第55頁第56頁第57頁第58頁第59頁
405GP – Power PC 405GP Embedded Processor
AMCC
53
Revision 2.03 – September 7, 2007
Data Sheet
I/O Specifications—133 and 200MHz
Notes:
1.
The SDRAM command interface is configurable through SDRAM0_TR[LDF] to provide a 2 to 4 cycle delay before the
command is used by SDRAM.
2. SDRAM I/O timings are specified relative to a MemClkOut terminated into a lumped 10pF load.
3. SDRAM interface hold times are guaranteed at the PPC405GP package pin. System designers must use the PPC405GP
IBIS model (available from
www.amcc.com
) to ensure their clock distribution topology minimizes loading and reflections,
and that the relative delays on clock wiring do not exceed the delays on other SDRAM signal wiring.
4. PerClk rising edge at package pin with a 10pF load trails the internal PLB clock by approximately 0.8ns.
5. I/O H is specified at 2.4 V and I/O L is specified at 0.4 V.
Signal
Input (ns)
Output (ns)
Output Current (mA)
I/O H
(minimum)
Clock
Notes
Setup Time
(T
IS
min)
Hold Time
(T
IH
min)
Valid Delay
(T
OV
max)
Hold Time
(T
OH
min)
I/O L
(minimum)
SDRAM Interface
BA1:0
BankSel3:0
CAS
ClkEn0:1
DQM0:3
DQMCB
ECC0:7
MemAddr12:0
MemData0:31
RAS
WE
External Slave Peripheral Interface
DMAAck0:3
DMAReq0:3
EOT0:3/TC0:3
PerAddr0:31
PerBLast
PerCS0
PerCS1:7[GPIO10:16]
PerData0:31
PerOE
PerPar0:3
PerR/W
PerReady
PerWBE0:3
External Master Peripheral Interface
BusReq
ExtAck
ExtReq
ExtReset
HoldAck
HoldPri
HoldReq
PerClk
PerErr
na
na
na
na
na
na
2
na
2
na
na
na
na
na
na
na
na
1
na
1
na
na
7.5
6.2
7.5
5.2
6.1
6.2
6.2
7.6
6.3
7.5
7.5
1
1
1
1
1
1
1
1
1
1
1
19
19
19
40
19
19
19
19
19
19
19
12
12
12
25
12
12
12
12
12
12
12
MemClkOut
MemClkOut
MemClkOut
MemClkOut
MemClkOut
MemClkOut
MemClkOut
MemClkOut
MemClkOut
MemClkOut
MemClkOut
1, 2
2
1, 2
2
2
2
2
1, 2
2
1, 2
1, 2
na
5
dc
4
4
na
1
dc
1
1
8
na
8
10
8
0
na
0
0
0
12
na
12
19
12
8
na
8
12
8
PerClk
PerClk
PerClk
PerClk
PerClk
na
na
8
0
12
8
PerClk
6
na
4
4
9
3
1
na
1
1
1
1
10
8
10
8
na
8
0
0
0
0
na
0
19
12
19
12
na
12
12
8
12
8
na
8
PerClk
PerClk
PerClk
PerClk
PerClk
PerClk
na
na
5
na
na
4
5
na
3
na
na
1
na
na
1
1
na
1
8
7
na
8
8
na
na
0.9
na
0
0
na
0
0
na
na
0.7
na
12
12
na
19
12
na
na
19
na
8
8
na
12
8
na
na
12
na
PerClk
PerClk
PerClk
PerClk
PerClk
PerClk
PerClk
PLB Clk
PerClk
4
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PPC405GP-3EE266CZ | Power PC 405GP Embedded Processor |
| PPC405GP-3FE133C | Power PC 405GP Embedded Processor |
| PPC405GP-3FE133CZ | Power PC 405GP Embedded Processor |
| PPC405GP-3FE200C | Power PC 405GP Embedded Processor |
| PPC405GP-3FE200CZ | Power PC 405GP Embedded Processor |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PPC405GP-3EE266CZ | 制造商:AMCC 制造商全稱:Applied Micro Circuits Corporation 功能描述:Power PC 405GP Embedded Processor |
| PPC405GP-3FE133C | 制造商:AppliedMicro 功能描述:MPU 405GP RISC 32BIT 0.25UM 133MHZ 3.3V 456PIN EBGA - Trays |
| PPC405GP-3FE133CZ | 制造商:AMCC 制造商全稱:Applied Micro Circuits Corporation 功能描述:Power PC 405GP Embedded Processor |
| PPC405GP-3FE200C | 制造商:AppliedMicro 功能描述:MPU 405GP RISC 32-Bit 0.25um 200MHz 3.3V 456-Pin EBGA Tray |
| PPC405GP-3FE200CZ | 制造商:AppliedMicro 功能描述:MPU 405GP RISC 32-Bit 0.25um 200MHz 3.3V 456-Pin EBGA T/R |
發(fā)布緊急采購，3分鐘左右您將得到回復。