- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄359275 > PEF82902H Low Cost Dual and Quad Video Amplifiers; Package: SO; No of Pins: 8; Temperature Range: 0°C to +70°C PDF資料下載
參數(shù)資料
| 型號： | PEF82902H |
| 元件分類： | 視頻放大器 |
| 英文描述： | Low Cost Dual and Quad Video Amplifiers; Package: SO; No of Pins: 8; Temperature Range: 0°C to +70°C |
| 中文描述： | ？4B3T二將軍ModuIar整體服務(wù)數(shù)位網(wǎng)路新臺幣（智能）？ |
| 文件頁數(shù)： | 48/205頁 |
| 文件大小： | 3205K |
| 代理商： | PEF82902H |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁當(dāng)前第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁
PEF 82902
Functional Description
Data Sheet
36
2001-11-09
or 88
h
for monitoring from DD. By this it is possible to monitor the TIC bus (TS11) and
the odd numbered D-channel (TS3) simultaneously on DU and DD.
Synchronous Transfer
While looping, shifting and switching the data can be accessed by the controller between
the synchronous transfer interrupt (STI) and the synchronous transfer overflow interrupt
(STOV).
The microcontroller access to each of the CDAxy registers can be synchronized by
means of four programmable synchronous transfer interrupts (STIxy)
1)
and synchronous
transfer overflow interrupts (STOVxy)
2)
in the STI register.
Depending on the DPS bit in the corresponding TSDPxy register the STIxy is generated
two (for DPS=
’
0
’
) or one (for DPS=
’
1
’
) BCL clock after the selected time slot
(CDA_TSDPxy.TSS). One BCL clock is equivalent to two DCL clocks.
In the following description the index xy
0
and xy
1
are used to refer to two different
interrupt pairs (STI/STOV) out of the four CDA interrupt pairs (STI10/STOV10, STI11/
STOV11, STI20/STOV20, STI21/STOV21).
A STOVxy
0
is related to its STIxy
0
and is only generated if STIxy
0
is enabled and not
acknowledged. However, if STIxy
0
is masked, the STOVxy0 is generated for any other
STIxy1 which is enabled and not acknowledged.
Table 9
gives some examples for that. It is assumed that a STOV interrupt is only
generated because a STI interrupt was not acknowledged before.
In example 1 only the STIxy
0
is enabled and thus STIxy
0
is only generated. If no STI is
enabled, no interrupt will be generated even if STOV is enabled (example 2).
In example 3 STIxy
0
is enabled and generated and the corresponding STOVxy
0
is
disabled. STIxy
1
is disabled but its STOVxy
1
is enabled, and therefore STOVxy
1
is
generated due to STIxy
0
. In example 4 additionally the corresponding STOVxy
0
is
enabled, so STOVxy
0
and STOVxy
1
are both generated due to STIxy
0
.
In example 5 additionally the STIxy
1
is enabled with the result that STOVxy
0
is only
generated due to STIxy
0
and STOVxy
1
is only generated due to STIxy
1
.
Compared to the previous example STOVxy
0
is disabled in example 6, so STOVxy
0
is
not generated and STOVxy
1
is only generated for STIxy
1
but not for STIxy
0
.
1)
In order to enable the STI interrupts the input of the corresponding CDA register has to be enabled. This is also
valid if only a synchronous write access is wanted. The enabling of the output alone does not effect an STI
interrupt.
2)
In order to enable the STOV interrupts the output of the corresponding CDA register has to be enabled. This
is also valid if only a synchronous read access is wanted. The enabling of the input alone does not effect an
interrupt.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PEF82912F | ?2B1Q Second Generation Modular ISDN NT (Intelligent)? |
| PEF82913H | 40MHz Video Fader and DC Gain Controlled Amplifier; Package: PDIP; No of Pins: 14; Temperature Range: 0°C to +70°C |
| PEF82913F | ?2B1Q Second Generation Modular ISDN NT (Intelligent)? |
| PEF82912H | Low Cost Dual and Quad Video Amplifiers; Package: SO; No of Pins: 14; Temperature Range: 0°C to +70°C |
| PEG-3E-025B | 40MHz Video Fader and DC Gain Controlled Amplifier; Package: SO; No of Pins: 14; Temperature Range: 0°C to +70°C |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PEF82912F | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:?2B1Q Second Generation Modular ISDN NT (Intelligent)? |
| PEF82912FV1.4 | 功能描述:ISDN 接口 ISDN RoHS:否 制造商:Texas Instruments 封裝:Tube |
| PEF82912FV14XP | 制造商:Lantiq 功能描述:ISDN S/T/U HDLC Interface 1-Line 192Kbps 3.3V 64-Pin MQFP |
| PEF82912FV14XT | 制造商:Lantiq 功能描述:Q-SMINTI |
| PEF82912H | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:?2B1Q Second Generation Modular ISDN NT (Intelligent)? |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。