- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄367901 > PEF2445N ?Multipoint Switching and Conferencing Unit - Attenuation? PDF資料下載
參數(shù)資料
| 型號(hào)： | PEF2445N |
| 英文描述： | ?Multipoint Switching and Conferencing Unit - Attenuation? |
| 中文描述： | ？多點(diǎn)交換和會(huì)議股-衰減？ |
| 文件頁(yè)數(shù)： | 15/73頁(yè) |
| 文件大?。?/td> | 1618K |
| 代理商： | PEF2445N |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)當(dāng)前第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)
PEB 2466
PEF 2466
Pin Descriptions
Hardware Reference Manual
6
2001-02-20
2.2
Pin Definitions and Functions
Table 1
Pin Definitions and Functions
Pin
1
2
3
4
5
6
7
8
9
10
11
12
13
14
Symbol
SI3_1
SI3_0
SB3_2
SB3_1
SB3_0
SO3_1
SO3_0
SO4_0
SO4_1
SB4_0
SB4_1
SB4_2
SI4_0
SI4_1
Type Function
I
Signaling Input, Channel 3
Pin 1
I
Signaling Input, Channel 3
Pin 0
I/O
Bi-directional Signaling, Channel 3 Pin 2
I/O
Bi-directional Signaling, Channel 3 Pin 1
I/O
Bi-directional Signaling, Channel 3 Pin 0
O
Signaling Output, Channel 3 Pin 1
O
Signaling Output, Channel 3 Pin 0
O
Signaling Output, Channel 4 Pin 0
O
Signaling Output, Channel 4 Pin 1
I/O
Bi-directional Signaling, Channel 4 Pin 0
I/O
Bi-directional Signaling, Channel 4 Pin 1
I/O
Bi-directional Signaling, Channel 4 Pin 2
I
Signaling Input, Channel 4
Pin 0
I
Signaling Input, Channel 4
Pin 1
Interrupt Output Channels 3 and 4
Active high.
Chopper Clock Output 2
Provides 256, 512, or 16384 kHz signal; sync. to MCLK.
Chip Select
Microcontroller Interface chip select, enable to read or
write; active low
Data Clock
Microcontroller Interface data clock, shifts data from or to
device; maximum clock rate 8192 kHz.
Data Input
Microcontroller Interface control data input pin; DCLK
determines data rate.
Data Output
Microcontroller Interface control data output pin; DCLK
determines data rate: DOUT is high impedance "Z" if no
data is transmitted from the SICOFI
4-μC.
Ch.
3
3
3
3
3
3
3
4
4
4
4
4
4
4
15
INT34
O
3, 4
16
CHCLK2
O
all
17
CS#
I
all
18
DCLK
I
all
19
DIN
I
all
20
DOUT
O
all
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PEF24622 | ?SOCRATES-4? |
| PEF2466-H | A-Law/u-Law CODEC |
| PEF24901 | ISDN LINE INTERFACE|BASIC|CMOS|QFP|64PIN|PLASTIC |
| PEF24901H | ?Quad ISDN Echocancellation Circuit Digital Front-End for 4B3T Line Code? |
| PEF24902 | ISDN Line Interface |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PEF24470HV1.3 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| PEF24471EV1.3 | 制造商:Lantiq 功能描述: 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Infineon Technologies AG 功能描述: |
| PEF24471EV1.3-G | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC T/E RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| PEF24471E-V12 | 制造商:Infineon Technologies AG 功能描述: |
| PEF24622 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:?SOCRATES-4? |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。