參數(shù)資料
型號(hào): PEF20321
廠商: INFINEON TECHNOLOGIES AG
英文描述: Multichannel Network Interface Controller for HDLC
中文描述: 多通道網(wǎng)絡(luò)接口控制器的HDLC
文件頁數(shù): 179/366頁
文件大小: 4832K
代理商: PEF20321
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁當(dāng)前第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁
PEB 20321
PEF 20321
Synchronous Serial Control (SSC) Interface
Data Sheet
179
2001-02-14
The data output pins MRST of all slave devices are connected together onto the one
receive line in this configuration. During a transfer each slave shifts out data from its shift
register. There are two ways to avoid collisions on the receive line due to different slave
data:
1.
Only one slave drives the line
, i.e. enables the driver of its MRST pin. All the other
slaves have to program there MRST pins to input. So only one slave can put its data
onto the master
s receive line. Only receiving of data from the master is possible. The
master selects the slave device from which it expects data either by separate select
lines, or by sending a special command to this slave. The selected slave then switches
its MRST line to output, until it gets a deselection signal or command.
2.
The slaves use open drain output on MRST
. This forms a Wired-AND connection.
The receive line needs an external pullup in this case. Corruption of the data on the
receive line sent by the selected slave is avoided, when all slaves which are not
selected for transmission to the master only send
1s
. Since this high level is not
actively driven onto the line, but only held through the pullup device, the selected slave
can pull this line actively to a low level when transmitting a zero bit. The master selects
the slave device, from which it expects data either by separate select lines, or by
sending a special command to this slave.
After performing all necessary initializations of the SSC, the serial interfaces can be
enabled. For a master device, the alternate clock line will now go to its programmed
polarity. The alternate data line will go to either
0
or
1
, until the first transfer will start.
After a transfer the alternate data line will always remain at the logic level of the last
transmitted data bit.
When the serial interface is enabled, the master device can initiate the first data transfer
by writing the Tx data into Tx Buffer Register SSCTB. This value is copied into the shift
register (which is assumed to be empty at this time), and the selected first bit of the Tx
data will be placed onto the MTSR line on the next clock from the Baudrate Generator
(transmission only starts, if SSCEN =
1
). Depending on the selected clock phase, a
clock pulse will also be generated on the MCLK line. With the opposite clock edge the
master at the same time latches and shifts in the data detected at its input line MRST.
This
exchanges
the Tx data with the Rx data. Since the clock line is connected to all
slaves, their shift registers will be shifted synchronously with the master
s shift register,
shifting out the data contained in the registers, and shifting in the data detected at the
input line. After the preprogrammed number of clock pulses (via the data width selection)
the data transmitted by the master is contained in all slaves
shift registers, while the
master
s shift register holds the data of the selected slave. The contents of the shift
register of the master and all slaves are copied into the Rx Buffer Register SSCRB and
the Rx interrupt flag SSCRXI is set.
A slave device will immediately output the selected first bit (MSB or LSB of the transfer
data) at pin MRST, when the contents of the Tx buffer are copied into the slave
s shift
register. It will not wait for the next clock from the baudrate generator, as the master
does. The reason is that, depending on the selected clock phase, the first clock edge
相關(guān)PDF資料
PDF描述
PEB20321 Multichannel Network Interface Controller for HDLC
PEB20321 Multichannel Network Interface Controller for HDLC MUNICH32X
PEF20324 ICs for Communications
PEB20324 ICs for Communications
PEF20532 2 Channel Serial Optimized Communication Controller
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
PEF20324 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:ICs for Communications
PEF20324HV2.2 制造商:Rochester Electronics LLC 功能描述:- Bulk
PEF2035NV4.1 制造商:Rochester Electronics LLC 功能描述:- Bulk
PEF2035NV4.1ACFA 制造商:Rochester Electronics LLC 功能描述:- Bulk
PEF2035NV4.1-ACFA 制造商:Rochester Electronics LLC 功能描述:- Bulk