- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378048 > PEB3445E (INFINEON TECHNOLOGIES AG) Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 PDF資料下載
參數(shù)資料
| 型號： | PEB3445E |
| 廠商： | INFINEON TECHNOLOGIES AG |
| 元件分類： | 通信及網(wǎng)絡 |
| 英文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 中文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 文件頁數(shù)： | 41/211頁 |
| 文件大?。?/td> | 2567K |
| 代理商： | PEB3445E |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁當前第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁
PEB 3445 E
Functional Description
Data Sheet
41
2001-06-29
4.4.1.1
The integrated DS2 framer searches for the frame alignment pattern ’01’ and the
multiframe alignment pattern in each of the seven DS2 frames which are contained in a
DS3 signal. Frame alignment is declared, when the DS2 framer has found the basic
frame alignment pattern (F-bit) and the multiframe alignment pattern (M-bit).
Loss of frame is declared, when 2 out of 4 or 3 out of 5 incorrect F-bits are found or when
one or more incorrect M-bits are found in 3 out of 4 subframes.
Synchronization Procedure
4.4.1.2
Multiplexer/Demultiplexer
Demultiplexer
The demultiplexer extracts four DS1 signals out of each DS2 signal. If two out of three
bits of C
i1
, C
i2
, C
i3
are set to ’1’ the first information bit in the i
th
subframe and the 6
th
block which is assigned to the i
th
DS1 signal is discarded.
The demultiplexer performs inversion of the 2
nd
and 4
th
tributary DS1 signal.
Multiplexer
The multiplexer combines four DS1 signals to form a DS2 signal. Stuffing bits are
inserted and the C
i1
-, C
i2
-, C
i3
-bits, which are assigned to the i
th
DS1 signal, are set to
’1’ in case that not enough data is available.
The 2
nd
and 4
th
DS1 signal are automatically inverted in transmit direction.
4.4.1.3
Loopback Control
Detection
Loopback requests encoded in the C-bits of the DS2 signal are flagged when they are
repeated for at least five DS2 multiframes. Loops must be initiated by an external
microprocessor.
Generation
A loopback request, which is transmitted in lieu of the C-bits, can be placed in each DS2
signal.
相關PDF資料 |
PDF描述 |
|---|---|
| PEB35512 | Global Enhanced Multiport Integrated ADSL Transceiver |
| PEB22716 | Global Enhanced Multiport Integrated ADSL Transceiver |
| PEB3558 | Global Enhanced Multiport Integrated ADSL Transceiver |
| PEB4561 | Global Enhanced Multiport Integrated ADSL Transceiver |
| PEB4565 | Global Enhanced Multiport Integrated ADSL Transceiver |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| PEB3445EV2.1 | 制造商:Rochester Electronics LLC 功能描述: 制造商:Infineon Technologies AG 功能描述: |
| PEB3445EV21NP | 制造商:Lantiq 功能描述:Framer DS1/DS3/E1/J1/M12/M13 2.5V/3.3V 272-Pin BGA Tray |
| PEB3456 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:Channelized T3 Termination with DS3 Framer, M13 Multiplexer, T1/ E1 Framers and 256 Channel HDLC/PPP controller |
| PEB3456E | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:Channelized T3 Termination with DS3 Framer, M13 Multiplexer, T1/ E1 Framers and 256 Channel HDLC/PPP controller |
| PEB3465 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:NMultichannel Subscriber Line Interface Concept MuSLIC |
發(fā)布緊急采購，3分鐘左右您將得到回復。