- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄363839 > OR3T125-5PS208I Dual 1.8V, 1MHz OP, I temp, -40C to +85C, 8-MSOP, TUBE PDF資料下載
參數(shù)資料
| 型號： | OR3T125-5PS208I |
| 英文描述： | Dual 1.8V, 1MHz OP, I temp, -40C to +85C, 8-MSOP, TUBE |
| 中文描述： | 現(xiàn)場可編程門陣列（FPGA） |
| 文件頁數(shù)： | 5/210頁 |
| 文件大?。?/td> | 4663K |
| 代理商： | OR3T125-5PS208I |
第1頁第2頁第3頁第4頁當(dāng)前第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁
Table of Contents
Page
Contents
Contents
Page
Lucent Technologies Inc.
5
ORCA Series 3C and 3T FPGAs
June 1999
Data Sheet
Explicit Mode ...........................................................90
Figure 54. Master Parallel Configuration Schematic 92
Figure 55. Master Serial Configuration Schematic ...93
Figure 56. Asynchronous Peripheral Configuration ..94
Figure 57. PowerPC/MPI Configuration Schematic ..95
Figure 58. i960MPI Configuration Schematic ..........95
Figure 59. Configuration Through MPI .....................95
Figure 60. Readback Through MPI ..........................96
Figure 61. Slave Serial Configuration Schematic .....97
Figure 62. Slave Parallel Configuration Schematic ..97
Figure 63. Daisy-Chain Configuration Schematic .....98
Figure 64. Combinatorial PFU Timing ....................105
Figure 65. Synchronous Memory Write
Characteristics ......................................................109
Figure 66. Synchronous Memory Read Cycle ........110
Figure 67. MPI PowerPCUser Space Read Timing 117
Figure 68. MPI PowerPCUser Space Write Timing 117
Figure 69. MPI PowerPCInternal Read Timing .....118
Figure 70. MPI PowerPCInternal Write Timing ......118
Figure 71. MPI i960 User Space Read Timing .......119
Figure 72. MPI i960 User Space Write Timing .......119
Figure 73. MPI i960 Internal Read Timing ..............120
Figure 74. MPI i960 Internal Write Timing ..............120
Figure 75. Boundary-Scan Timing Diagram ...........122
Figure 76. ExpressCLK to Output Delay ................125
Figure 77. Fast Clock to Output Delay ...................126
Figure 78. System Clock to Output Delay ..............127
Figure 79. Input to ExpressCLK Setup/Hold Time ..129
Figure 80. Input to Fast Clock Setup/Hold Time .....131
Figure 81. Input to System Clock Setup/Hold Time 132
Figure 82. General Configuration Mode Timing
Diagram .................................................................135
Figure 83. Master Serial Configuration Mode
Timing Diagram .....................................................136
Figure 84. Master Parallel Configuration Mode
Timing Diagram .....................................................137
Figure 85. Asynchronous Peripheral Configuration
Mode Timing Diagram ...........................................138
Figure 86. Slave Serial Configuration Mode
Timing Diagram .....................................................139
Figure 87. Slave Parallel Configuration Mode
Timing Diagram .....................................................140
Figure 88. Readback Timing Diagram ....................142
Figure 89. ac Test Loads ........................................143
Figure 90. Output Buffer Delays .............................143
Figure 91. Input Buffer Delays ................................143
Figure 92. Sinklim (T
J
= 25 °C, V
DD
= 5.0 V) ..........144
Figure 93. Slewlim (T
J
= 25 °C, V
DD
= 5.0 V) .........144
Figure 94. Fast (T
J
°C, V
DD
= 5.0 V) ......................144
Figure 95. Sinklim (T
J
= 125 °C, V
DD
= 4.5 V) ........144
Figure 96. Slewlim (T
J
= 125 °C, V
DD
= 4.5 V) .......144
Figure 97. Fast (T
J
= 125 °C, V
DD
= 4.5 V) ............144
Figure 98. Sinklim (T
J
= 25 °C, V
DD
= 3.3 V) ..........145
Figure 99. Slewlim (T
J
= 25 °C, V
DD
= 3.3 V) .........145
Figure 100. Fast (T
J
= 25 °C, V
DD
= 3.3 V) ............145
Figure 101. Sinklim (T
J
= 125 °C, V
DD
= 3.0 V) ......145
Figure 102. Slewlim (T
J
= 125 °C, V
DD
= 3.0 V) .....145
Figure 103. Fast (T
J
= 125 °C, V
DD
= 3.0 V) ..........145
Figure 104. Package Parasitics ..............................196
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| OR3T125-5PS240I | Dual 1.8V, 1MHz OP, I temp, -40C to +85C, 8-PDIP, TUBE |
| OR3T125-6BC432I | Field Programmable Gate Array (FPGA) |
| OR3T125-6BC600I | Dual 1.8V, 1MHz OP, -40C to +125C, 8-SOIC 150mil, T/R |
| OR3T125-6PS208I | Field Programmable Gate Array (FPGA) |
| OR3T125-6PS240I | Field Programmable Gate Array (FPGA) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| OR3T125-5PS240 | 制造商:AGERE 制造商全稱:AGERE 功能描述:3C and 3T Field-Programmable Gate Arrays |
| OR3T125-5PS240I | 制造商:AGERE 制造商全稱:AGERE 功能描述:3C and 3T Field-Programmable Gate Arrays |
| OR3T125-6BA352 | 制造商:AGERE 制造商全稱:AGERE 功能描述:3C and 3T Field-Programmable Gate Arrays |
| OR3T1256BA352-DB | 功能描述:FPGA - 現(xiàn)場可編程門陣列 6272 LUT 342 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| OR3T125-6BA352I | 制造商:AGERE 制造商全稱:AGERE 功能描述:3C and 3T Field-Programmable Gate Arrays |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。