- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄359243 > MVTX2602 (Zarlink Semiconductor Inc.) Managed 24 Port 10/100 Mbps Ethernet Switch PDF資料下載
參數(shù)資料
| 型號： | MVTX2602 |
| 廠商： | Zarlink Semiconductor Inc. |
| 英文描述： | Managed 24 Port 10/100 Mbps Ethernet Switch |
| 中文描述： | 管理的24端口10/100 Mbps以太網(wǎng)交換機 |
| 文件頁數(shù)： | 99/147頁 |
| 文件大?。?/td> | 924K |
| 代理商： | MVTX2602 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁當(dāng)前第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁
MVTX2602
Data Sheet
99
Zarlink Semiconductor Inc.
13.7.2 MII_OP1 – MII Register Option 1
I2C Address hF1, CPU Address:h601
Accessed by CPU, serial interface an I2C (R/W)
13.7.3 FEN – Feature Register
I2C Address hF2, CPU Address:h602
Accessed by CPU, serial interface and I2C (R/W)
Bit [4:0]:
Vendor specified link status register address (null value means don’t use it)
(Default 00). This is used if the Linkup bit position in the PHY is non-standard
7
4
3
0
Speed bit location
Duplex bit location
Bits [3:0]:
Duplex bit location in vendor specified register.
Bits [7:4]:
Speed bit location in vendor specified register.
(Default 00)
7
6
5
4
3
2
1
0
DML
Mii
Rp
IP Mul
V-Sp
DS
RC
SC
Bits [0]:
Statistic Counter Enable
(Default 0)
0 – Disable
1 – Enable (all ports)
When statistic counter is enable, an interrupt control frame is generated to
the CPU, every time a counter wraps around. This feature requires an
external CPU.
Bits [1]:
Rate Control Enable
(Default 0)
0 – Disable
1 – Enable; Must also set ECR2Pn[3]=1
This bit enables/disables the rate control for all 10/100 ports. To start rate
control in a 10/100 port the rate control memory must be programmed. This
feature requires an external CPU. See Programming QoS Registers
application note and Processor Interface application note for more
information.
Bit [2]:
Support DS EF Code.
(Default 0)
0 – Disable
1 – Enable (all ports)
When 101110 is detected in DS field (TOS[7:2]), the frame priority is set for
110 and drop is set for 0.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MVTX2602AG | Managed 24 Port 10/100 Mbps Ethernet Switch |
| MVTX2603 | Unmanaged 24-Port 10/100 Mb + 2-Port 1 Gb Ethernet Switch |
| MVTX2603AG | Unmanaged 24-Port 10/100 Mb + 2-Port 1 Gb Ethernet Switch |
| MVTX2604 | Managed 24-Port 10/100 Mb + 2 Port 1 Gb Ethernet Switch |
| MVTX2604AG | Managed 24-Port 10/100 Mb + 2 Port 1 Gb Ethernet Switch |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MVTX2602A | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:MVTX260x Port Mirroring |
| MVTX2602AG | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Managed 24 Port 10/100 Mbps Ethernet Switch |
| MVTX2602AG2 | 制造商:Microsemi Corporation 功能描述: |
| MVTX2603 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Unmanaged 24-Port 10/100 Mb + 2-Port 1 Gb Ethernet Switch |
| MVTX2603A | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Unmanaged 24 port 10/100Mb + 2 port 1Gb Ethernet switch |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。