- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄25642 > MR83C154TXXX-16P883D (ATMEL CORP) 8-BIT, MROM, 16 MHz, MICROCONTROLLER, CQCC44 PDF資料下載
參數(shù)資料
| 型號： | MR83C154TXXX-16P883D |
| 廠商： | ATMEL CORP |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, MROM, 16 MHz, MICROCONTROLLER, CQCC44 |
| 封裝： | LCC-44 |
| 文件頁數(shù)： | 256/313頁 |
| 文件大小： | 4988K |
| 代理商： | MR83C154TXXX-16P883D |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁當前第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁
47
32000D–04/2011
AVR32
5.3
Operation of the MMU and MMU exceptions
The MMU uses both hardware and software mechanisms in order to perform its memory remap-
ping operations. The following tasks are performed by hardware:
1.
The MMU decodes the virtual address and tries to find a matching entry in the TLB.
This entry is used to generate a physical address. If no matching entry is found, a TLB
miss exception is issued.
2.
The matching entry is used to determine whether the access has the appropriate
access rights, cacheability, bufferability and so on. If the access is not permitted, a TLB
Protection Violation exception is issued.
3.
If any other event arises that requires software intervention, an appropriate exception is
issued.
4.
If the correct entry was found in the TLB, and the access permissions were not violated,
the memory access is performed without any further software intervention.
The following tasks must be performed by software:
1.
Setup of the MMU hardware by initializing the MMU-related registers and data struc-
tures if needed.
2.
Maintenance of the TLB structure. TLB entries are written, invalidated and replaced by
means of software. A tlbw instruction is included in the instruction set to support this.
3.
The MMU may generate several exceptions. Software exception handlers must be writ-
ten in order to service these exceptions.
5.3.1
The tlbw instruction
The tlbw instruction is implemented in order to aid in performing TLB maintenance. The instruc-
tion copies the contents of TLBEHI and TLBELO into the TLB entry pointed to by the ITLB or
DTLB Replacement Pointers (IRP/DRP) in the MMU Control Register. The TLBEHI[I] bit decides
if the ITLB or the DTLB should be addressed. IRP and DRP may in some implementations be
automatically updated by hardware in order to implement a TLB replacement algorithm in hard-
ware. Software may update them before executing tlbw in order to implement a software
replacement algorithm.
In some implementations, the TLB data structures may be mapped into the P4 space. In such
implementations, the TLB data structures may be updated with regular memory access
instructions.
5.3.2
TLB synonyms
Implementations using virtually indexed caches may be subject to cache inconsistencies,
depending on the page size used and number of lines in the cache. These inconsistencies may
occur when multiple virtual addresses are mapped to the same physical address, since a trans-
lated part of VPN may be used to index the cache. This implies that the same physical address
may be mapped to different cache lines, causing cache inconsistency.
Synonym problems can only appear when addressing data residing in a virtually indexed cache.
Addressing uncached memory or accessing untranslated memory will never cause synonym
problems.
It is the responsability of the OS to define a policy ensuring that no synonym problems may
arise. No hardware support is provided to avoid TLB synonyms.
相關PDF資料 |
PDF描述 |
|---|---|
| MR83C154XXX-16P883R | 8-BIT, MROM, 16 MHz, MICROCONTROLLER, CQCC44 |
| MQ80C52TXXX-20:R | 8-BIT, MROM, 20 MHz, MICROCONTROLLER, CQFP44 |
| MQ80C52XXX-12/883:D | 8-BIT, MROM, 12 MHz, MICROCONTROLLER, CQFP44 |
| MD80C32-20SC | 8-BIT, 20 MHz, MICROCONTROLLER, CDIP40 |
| MQ80C32-16/883:R | 8-BIT, 16 MHz, MICROCONTROLLER, CQFP44 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MR850 | 功能描述:整流器 3.0 Amp 50 Volt 150ns RoHS:否 制造商:Vishay Semiconductors 產(chǎn)品:Standard Recovery Rectifiers 配置: 反向電壓:100 V 正向電壓下降: 恢復時間:1.2 us 正向連續(xù)電流:2 A 最大浪涌電流:35 A 反向電流 IR:5 uA 安裝風格:SMD/SMT 封裝 / 箱體:DO-221AC 封裝:Reel |
| MR850 _AY _10001 | 制造商:PanJit Touch Screens 功能描述: |
| MR850 R0 | 制造商:SKMI/Taiwan 功能描述:Diode Switching 50V 3A 2-Pin DO-201AD T/R |
| MR850_ R2 _10001 | 制造商:PanJit Touch Screens 功能描述: |
| MR850_09 | 制造商:PANJIT 制造商全稱:Pan Jit International Inc. 功能描述:SOFT RECOVERY, FAST SWITCHING PLASTIC RECTIFIER |
發(fā)布緊急采購，3分鐘左右您將得到回復。