<form id="bt0zg"></form>
<menuitem id="bt0zg"><input id="bt0zg"></input></menuitem>
  • <table id="bt0zg"><em id="bt0zg"></em></table>
  • <i id="bt0zg"><dl id="bt0zg"></dl></i>
  • 參數(shù)資料
    型號(hào): MQ80C32E-36P883
    廠商: TEMIC SEMICONDUCTORS
    元件分類: 微控制器/微處理器
    英文描述: 8-BIT, 36 MHz, MICROCONTROLLER, CQFP44
    文件頁數(shù): 46/339頁
    文件大?。?/td> 22337K
    代理商: MQ80C32E-36P883
    第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁當(dāng)前第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁
    14
    XMEGA C3 [DATASHEET]
    8492F–AVR–07/2013
    7.8
    Memory Timing
    Read and write access to the I/O memory takes one CPU clock cycle. A write to SRAM takes one cycle, and a read from
    SRAM takes two cycles. EEPROM page load (write) takes one cycle, and three cycles are required for read. For burst
    read, new data are available every second cycle. Refer to the instruction summary for more details on instructions and
    instruction timing.
    7.9
    Device ID and Revision
    Each device has a three-byte device ID. This ID identifies Atmel as the manufacturer of the device and the device type. A
    separate register contains the revision number of the device.
    7.10
    I/O Memory Protection
    Some features in the device are regarded as critical for safety in some applications. Due to this, it is possible to lock the
    I/O register related to the clock system, the event system, and the advanced waveform extensions. As long as the lock is
    enabled, all related I/O registers are locked and they can not be written from the application software. The lock registers
    themselves are protected by the configuration change protection mechanism.
    7.11
    Flash and EEPROM Page Size
    The flash program memory and EEPROM data memory are organized in pages. The pages are word accessible for the
    flash and byte accessible for the EEPROM.
    Table 7-2 on page 14 shows the Flash Program Memory organization and Program Counter (PC) size. Flash write and
    erase operations are performed on one page at a time, while reading the Flash is done one byte at a time. For Flash
    access the Z-pointer (Z[m:n]) is used for addressing. The most significant bits in the address (FPAGE) give the page
    number and the least significant address bits (FWORD) give the word in the page.
    Table 7-2.
    Number of words and pages in the flash.
    Table 7-3 on page 15 shows EEPROM memory organization. EEEPROM write and erase operations can be performed
    one page or one byte at a time, while reading the EEPROM is done one byte at a time. For EEPROM access the NVM
    address register (ADDR[m:n]) is used for addressing. The most significant bits in the address (E2PAGE) give the page
    number and the least significant address bits (E2BYTE) give the byte in the page.
    Devices
    PC size
    Flash size
    Page size
    FWORD
    FPAGE
    Application
    Boot
    bits
    bytes
    words
    Size
    No of pages
    Size
    No of pages
    ATxmega32C3
    16
    32K + 4K
    128
    Z[7:1]
    Z[16:8]
    32K
    128
    4K
    16
    ATxmega64C3
    16
    64K + 4K
    128
    Z[7:1]
    Z[16:8]
    64K
    256
    4K
    16
    ATxmega128C3
    17
    128K + 8K
    256
    Z[8:1]
    Z[17:9]
    128K
    256
    8K
    16
    ATxmega192C3
    17
    192K + 8K
    256
    Z[8:1]
    Z[17:9]
    192K
    384
    8K
    16
    ATxmega256C3
    18
    256K + 8K
    256
    Z[8:1]
    Z[18:9]
    256K
    512
    8K
    16
    相關(guān)PDF資料
    PDF描述
    MC80C32E-12/883D 8-BIT, 12 MHz, MICROCONTROLLER, CDIP40
    MR80C52CXXX-12SC 8-BIT, MROM, 12 MHz, MICROCONTROLLER, CQCC44
    MC80C32-16P883 8-BIT, 16 MHz, MICROCONTROLLER, CDIP40
    MR80C52EXXX-16SCD 8-BIT, MROM, 16 MHz, MICROCONTROLLER, CQCC44
    MQ80C32E-20P883 8-BIT, 20 MHz, MICROCONTROLLER, CQFP44
    相關(guān)代理商/技術(shù)參數(shù)
    參數(shù)描述
    MQ82370-20 制造商:Rochester Electronics LLC 功能描述:- Bulk
    MQ8238020 制造商:Intel 功能描述:CONTROLLER: OTHER
    MQ82380-20 制造商:Rochester Electronics LLC 功能描述:- Bulk
    MQ82380-20/R 制造商:Rochester Electronics LLC 功能描述:
    MQ82592 制造商:Rochester Electronics LLC 功能描述:- Bulk