- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9620 > MPC96877VKR2 (IDT, Integrated Device Technology Inc)IC CLK DRIVER 1:10 SDRAM 52-BGA PDF資料下載
參數(shù)資料
| 型號(hào)： | MPC96877VKR2 |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁數(shù)： | 2/13頁 |
| 文件大小： | 0K |
| 描述： | IC CLK DRIVER 1:10 SDRAM 52-BGA |
| 標(biāo)準(zhǔn)包裝： | 2,500 |
| 類型： | 時(shí)鐘緩沖器/驅(qū)動(dòng)器，多路復(fù)用器 |
| PLL： | 是 |
| 主要目的： | 存儲(chǔ)器，DDR2，SDRAM |
| 輸入： | 時(shí)鐘 |
| 輸出： | SSTL-18 |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 1:10 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 340MHz |
| 電源電壓： | 1.7 V ~ 1.9 V |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 52-BGA |
| 包裝： | 帶卷 (TR) |
MPC96877
556
FREESCALE SEMICONDUCTOR ADVANCED CLOCK DRIVERS DEVICE DATA
TEST CIRCUIT AND SWITCHING WAVEFORMS (Continued)
Figure 8. Period Jitter
Figure 9. Half-Period Jitter
Figure 10. Input and Output Slew Rates
f0
Yx, FBOUT
1
f0
1
Yx, FBOUT
t cycle n
tjit(per) =
f0
Yx, FBOUT
1
2 * f0
1
t half period n+1
t half period n
n = any half cycle
t cycle n
tjit(hper) =
80%
20%
Clock Inputs
and
Outputs, OE
tr(i),tr(0)
V80% - V20%
slrr(i/o) =
tr(i/o)
V80%- V20%
slrf(i/o) =
tf(i/o)
tf(i),tf(0)
MPC96877
1.8 V PLL 1:10 Differential SDRAM Clock Driver
NETCOM
IDT 1.8 V PLL 1:10 Differential SDRAM Clock Driver
Freescale Timing Solutions Organization has been acquired by Integrated Device Technology, Inc
MPC96877
10
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MS27656T25F29SB | CONN RCPT 29POS WALL MNT W/SCKT |
| VI-BWV-MW-F1 | CONVERTER MOD DC/DC 5.8V 100W |
| MS27656T25F29SC | CONN RCPT 29POS WALL MNT W/SCKT |
| EL1529ILZ | IC LINE DRVR DUAL ADSL2++ 24-QFN |
| EL1529IL-T7 | IC LINE DRVR DUAL ADSL2++ 24-QFN |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MPC970 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:LOW VOLTAGE PLL CLOCK DRIVER |
| MPC972 | 制造商:Motorola Inc 功能描述: |
| MPC972FA | 制造商:Freescale Semiconductor 功能描述: |
| MPC972H10 F44A WAF | 制造商:Motorola Inc 功能描述: |
| MPC973 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:LOW VOLTAGE PLL CLOCK DRIVER |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。