收藏本站
          • 您好,
            買賣IC網(wǎng)歡迎您。
          • 請登錄
          • 免費注冊
          • 我的買賣
          • 新采購0
          • VIP會員服務(wù)
          • [北京]010-87982920
          • [深圳]0755-82701186
          • 網(wǎng)站導(dǎo)航
          發(fā)布緊急采購
          • IC現(xiàn)貨
          • IC急購
          • 電子元器件
          VIP會員服務(wù)
          • 您現(xiàn)在的位置:買賣IC網(wǎng) > PDF目錄45371 > MPC8560PX833LD (FREESCALE SEMICONDUCTOR INC) 32-BIT, 833 MHz, RISC PROCESSOR, PBGA783 PDF資料下載
          參數(shù)資料
          型號: MPC8560PX833LD
          廠商: FREESCALE SEMICONDUCTOR INC
          元件分類: 微控制器/微處理器
          英文描述: 32-BIT, 833 MHz, RISC PROCESSOR, PBGA783
          封裝: 29 X 29 MM, 3.75 MM HEIGHT, 1 MM PITCH, PLASTIC, FCBGA-783
          文件頁數(shù): 35/104頁
          文件大小: 1244K
          代理商: MPC8560PX833LD
          第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁當(dāng)前第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁
          MPC8560 Integrated Processor Hardware Specifications, Rev. 5
          36
          Freescale Semiconductor
          Local Bus
          Local bus clock to data valid for LAD/LDP
          TSEC2_TXD[6:5] = 00
          tLBKLOV2
          —-0.1
          ns
          4
          TSEC2_TXD[6:5] = 11
          (default)
          1.4
          Local bus clock to address valid for LAD
          TSEC2_TXD[6:5] = 00
          tLBKLOV3
          —0
          ns
          4
          TSEC2_TXD[6:5] = 11
          (default)
          1.5
          Local bus clock to LALE assertion
          tLBKHOV4
          —0
          ns
          4
          Output hold from local bus clock (except
          LAD/LDP and LALE)
          TSEC2_TXD[6:5] = 00
          tLBKLOX1
          -3.2
          —
          ns
          4
          TSEC2_TXD[6:5] = 11
          (default)
          -2.3
          Output hold from local bus clock for
          LAD/LDP
          TSEC2_TXD[6:5] = 00
          tLBKLOX2
          -3.2
          —
          ns
          4
          TSEC2_TXD[6:5] = 11
          (default)
          -2.3
          Local bus clock to output high Impedance
          (except LAD/LDP and LALE)
          TSEC2_TXD[6:5] = 00
          tLBKLOZ1
          —0.2
          ns
          7
          TSEC2_TXD[6:5] = 11
          (default)
          1.5
          Local bus clock to output high impedance
          for LAD/LDP
          TSEC2_TXD[6:5] = 00
          tLBKLOZ2
          —0.2
          ns
          7
          TSEC2_TXD[6:5] = 11
          (default)
          1.5
          Notes:
          1. The symbols used for timing specifications herein follow the pattern of t(First two letters of functional block)(signal)(state)
          (reference)(state) for inputs and t(First two letters of functional block)(reference)(state)(signal)(state) for outputs. For example, tLBIXKH1
          symbolizes local bus timing (LB) for the input (I) to go invalid (X) with respect to the time the tLBK clock reference (K) goes
          high (H), in this case for clock one(1). Also, tLBKHOX symbolizes local bus timing (LB) for the tLBK clock reference (K) to go
          high (H), with respect to the output (O) going invalid (X) or output hold time.
          2. All timings are in reference to local bus clock for DLL bypass mode. Timings may be negative with respect to the local bus
          clock because the actual launch and capture of signals is done with the internal launch/capture clock, which precedes LCLK
          by tLBKHKT.
          3. Maximum possible clock skew between a clock LCLK[m] and a relative clock LCLK[n]. Skew measured between
          complementary signals at OVDD/2.
          4. All signals are measured from OVDD/2 of the rising edge of local bus clock for DLL bypass mode to 0.4 × OVDD of the signal
          in question for 3.3-V signaling levels.
          5. Input timings are measured at the pin.
          6. The value of tLBOTOT is defined as the sum of 1/2 or 1 ccb_clk cycle as programmed by LBCR[AHD], and the number of local
          bus buffer delays used as programmed at power-on reset with configuration pins TSEC2_TXD[6:5].
          7. For purposes of active/float timing measurements, the Hi-Z or off state is defined to be when the total current delivered
          through the component pin is less than or equal to the leakage current specification.
          8. Guaranteed by characterization.
          9. Guaranteed by design.
          Table 32. Local Bus General Timing Parameters—DLL Bypassed (continued)
          Parameter
          POR Configuration
          Symbol 1
          Min
          Max
          Unit
          Notes
          相關(guān)PDF資料
          PDF描述
          MPC8560PX833JB 32-BIT, 833 MHz, RISC PROCESSOR, PBGA783
          MPC8560PXAQFB 32-BIT, 1000 MHz, RISC PROCESSOR, PBGA783
          MPC8560CPX667JD 32-BIT, 667 MHz, RISC PROCESSOR, PBGA783
          MPC8560CPX667LC 32-BIT, 667 MHz, RISC PROCESSOR, PBGA783
          MPC8560CVT833LC 32-BIT, 883 MHz, RISC PROCESSOR, PBGA783
          相關(guān)代理商/技術(shù)參數(shù)
          參數(shù)描述
          MPC8560PXAQFB 功能描述:微處理器 - MPU PQ 3 DRACO-DRACOM RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324
          MPC8560PXAQFC 功能描述:微處理器 - MPU PQ 3 DRACO-DRACOM RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324
          MPC8560VT667LB 功能描述:微處理器 - MPU PQ 3 8560-DRACOM RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324
          MPC8560VT667LC 功能描述:微處理器 - MPU PQ 3 8560-DRACOM RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324
          MPC8560VT833LB 功能描述:微處理器 - MPU PQ 3 8560-DRACOM RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324
          發(fā)布緊急采購,3分鐘左右您將得到回復(fù)。

          采購需求

          (若只采購一條型號,填寫一行即可)

          發(fā)布成功!您可以繼續(xù)發(fā)布采購。也可以進入我的后臺,查看報價

          發(fā)布成功!您可以繼續(xù)發(fā)布采購。也可以進入我的后臺,查看報價

          *型號 *數(shù)量 廠商 批號 封裝
          添加更多采購

          我的聯(lián)系方式

          *
          *
          *
          • VIP會員服務(wù) |
          • 廣告服務(wù) |
          • 付款方式 |
          • 聯(lián)系我們 |
          • 招聘銷售 |
          • 免責(zé)條款 |
          • 網(wǎng)站地圖

          感谢您访问我们的网站,您可能还对以下资源感兴趣:

          两性色午夜免费视频