參數(shù)資料
型號(hào): MCIMX258CJM4A
廠商: Freescale Semiconductor
文件頁(yè)數(shù): 89/153頁(yè)
文件大?。?/td> 0K
描述: IC MPU IMX25 IND 400MAPBGA
標(biāo)準(zhǔn)包裝: 90
系列: i.MX25
核心處理器: ARM9
芯體尺寸: 32-位
速度: 400MHz
連通性: 1 線,CAN,EBI/EMI,以太網(wǎng),I²C,MMC,智能卡,SPI,SSI,UART/USART,USB OTG
外圍設(shè)備: DMA,I²S,LCD,POR,PWM,WDT
輸入/輸出數(shù): 128
程序存儲(chǔ)器類(lèi)型: 外部程序存儲(chǔ)器
RAM 容量: 144K x 8
電壓 - 電源 (Vcc/Vdd): 1.15 V ~ 1.52 V
數(shù)據(jù)轉(zhuǎn)換器: A/D 3x12b
振蕩器型: 外部
工作溫度: -40°C ~ 85°C
封裝/外殼: 400-LFBGA
包裝: 托盤(pán)
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)當(dāng)前第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)
i.MX25 Applications Processor for Consumer and Industrial Products, Rev. 10
40
Freescale Semiconductor
Table 31 shows the AC requirements for DDR2 I/O.
Output pad propagation delay1, 40%–60% input
signals and crossing of output signals
tpo
25 pF
50 pF
1.47/1.38
1.75/1.67
2.13/2.00
2.54/2.40
3.072/2.87
3.65/3.45
ns
Output enable to output valid delay, 50%–50%1
tpv
25 pF
50 pF
1.32/1.28
1.66/1.65
2.11/2.00
2.61/2.50
3.31/3.12
4.06/3.81
ns
Output enable to output valid delay, 40%–60%1
tpv
25 pF
50 pF
1.40/1.37
1.67/1.66
2.16/2.06
2.56/2.45
3.30/3.13
3.89/3.67
ns
Output pad slew rate2
tps
25 pF
50 pF
0.86/0.98
0.46/054
1.35/1.5
0.72/0.81
2.15/2.19
1.12/1.16
V/ns
Output pad dI/dt3
tdit
25 pF
50 pF
72
77
172
183
400
422
mA/ns
Input pad transition times4
trfi
1.0 pF
0.07/0.08
0.10/0.12
0.17/0.20
ns
Input pad propagation delay, 50%–50%4
tpi
1.0 pF
0.89/0.87
1.41/1.37
2.16/2.07
ns
Input pad propagation delay, 40%–60%4
tpi
1.0 pF
1.71/1.69
2.22/2.18
2.98/2.88
ns
1 Maximum condition for tpr, tpo, tpi, and tpv: wcs model, 1.1 V, I/O 1. V, and 105 °C. Minimum condition for tpr, tpo, and tpv: bcs
model, 1.3 V, I/O 1.9 V and –40 °C. Input transition time from core is 1 ns (20%–80%).
2 Minimum condition for tps: wcs model, 1.1 V, I/O 1.7 V, and 105 °C. tps is measured between VIL to VIH for rising edge and
between VIH to VIL for falling edge.
3 Maximum condition for tdit: bcs model, 1.3 V, I/O 1.9 V, and –40 °C.
4 Maximum condition for tpi and trfi: wcs model, 1.1 V, I/O 1.7 V and 105 °C. Minimum condition for tpi and trfi: bcs model, 1.3 V,
I/O 1.9 V and –40 °C. Input transition time from pad is 5 ns (20%–80%).
Table 31. AC Requirements for DDR2 I/O
Parameter1
1 The Jedec SSTL_18 specification (JESD8-15a) for an SSTL interface for class II operation supersedes any specification in
this document.
Symbol
Min.
Max.
Units
AC input logic high
VIH(ac)
OVDD/2 + 0.25
OVDD + 0.3
V
AC input logic low
VIL(ac)
–0.3
OVDD/2 – 0.25
V
AC differential input voltage2
2 Vid(ac) specifies the input differential voltage |Vtr–Vcp| required for switching, where Vtr is the “true” input signal and Vcp is
the “complementary” input signal. The minimum value is equal to Vih(ac)–Vil(ac)
Vid(ac)
0.5
OVDD + 0.6
V
AC differential cross point voltage for input3
3 The typical value of Vix(ac) is expected to be about 0.5 × OVDD. and Vix(ac) is expected to track variation of OVDD. Vix(ac)
indicates the voltage at which differential input signal must cross.
Vix(ac)
OVDD/2–0.175
OVDD/2 + 0.175
V
AC differential cross point voltage for output4
4 The typical value of Vox(ac) is expected to be about 0.5 × OVDD and Vox(ac) is expected to track variation in OVDD. Vox(ac)
indicates the voltage at which differential output signal must cross. Cload = 25 pF.
Vox(ac)
OVDD/2–0.125
OVDD/2 + 0.125
V
Table 30. AC Parameters for DDR2 pbijtov18_33_ddr_clk I/O (continued)
Parameter
Symbol
Load
Condition
Min.
Rise/Fall
Typ.
Max.
Rise/Fall
Units
相關(guān)PDF資料
PDF描述
MCIMX27MOP4A IC MPU I.MX27 19X19 473MAPBGA
MCIMX31CVMN4DR2 IC MPU I.MX31 AUTO 473MAPBGA
MCIMX31DVMN5D IC MPU I.MX31 CONSUMR 473MAPBGA
MCIMX31VMN5CR2 IC MPU MAP I.MX31L 473-MAPBGA
MCIMX353CJQ5CR2 MULTIMEDIA PROCESSOR 400-MAPBGA
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MCIMX258CVM4 功能描述:處理器 - 專(zhuān)門(mén)應(yīng)用 SENNA IMX25 1.1 INDUSTRIAL RoHS:否 制造商:Freescale Semiconductor 類(lèi)型:Multimedia Applications 核心:ARM Cortex A9 處理器系列:i.MX6 數(shù)據(jù)總線寬度:32 bit 最大時(shí)鐘頻率:1 GHz 指令/數(shù)據(jù)緩存: 數(shù)據(jù) RAM 大小:128 KB 數(shù)據(jù) ROM 大小: 工作電源電壓: 最大工作溫度:+ 95 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:MAPBGA-432
MCIMX25LPDK 制造商:Freescale Semiconductor 功能描述:PRODUCT DEVELOPMENT KIT FOR THE I MX25 APPLICATIONS PROCESSO - Boxed Product (Development Kits) 制造商:Freescale Semiconductor 功能描述:KIT DEV I.MX25 FOR LINUX 制造商:Freescale 功能描述:Product Development Kit For The I.MX25 Applications Processor
MCIMX25LPDKJ 功能描述:開(kāi)發(fā)板和工具包 - ARM HARDWARE RoHS:否 制造商:Arduino 產(chǎn)品:Development Boards 工具用于評(píng)估:ATSAM3X8EA-AU 核心:ARM Cortex M3 接口類(lèi)型:DAC, ICSP, JTAG, UART, USB 工作電源電壓:3.3 V
MCIMX25LPDKJ 制造商:Freescale Semiconductor 功能描述:; LEADED PROCESS COMPATIBLE:YES; PEAK RE
MCIMX25PDKCPUJ 功能描述:開(kāi)發(fā)板和工具包 - ARM CPU BD, MX25, LINUXJ RoHS:否 制造商:Arduino 產(chǎn)品:Development Boards 工具用于評(píng)估:ATSAM3X8EA-AU 核心:ARM Cortex M3 接口類(lèi)型:DAC, ICSP, JTAG, UART, USB 工作電源電壓:3.3 V