
MOTOROLA
MC92460 HDLC Controller Hardware Specications
11
Pinout
1.3
Pinout
Table 10. Pin Assignments
Ball
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
W
Y
AA
AB
AC
AD
AE
AF
AG
AH
AJ
Ball
1
P
o
wVdd5
P
o
wVdd6
P
o
wVdd30
DP3
CoreGnd0
CoreVdd0
AR
TR
Y
TT2
P
o
wGnd2
SBG
P
o
wGnd3
A8
SBR
A15
CoreVdd2
A18
A22
A25
A29
INT
BT
O
AP1
CSA4
CSA7
CoreVdd4
TxSD0
P
o
wVdd31
P
o
wVdd13
P
o
wVdd12
1
2
P
o
wVdd7
P
o
wVdd4
DP1
DP2
P
o
wGnd0
TS
AA
CK
DPE
SDBG
A1
A4
A7
A11
A12
CoreGnd2
A21
CoreVdd20
A26
A30
CoreVdd3
CSA6
AP2
P
o
wGnd10
TC1
SYSCLK
A
CoreGnd1
TxSD1
P
o
wVdd11
P
o
wVdd14
2
3
P
o
wVdd29
DP5
P
o
wVdd3
DP0
TSIZ0
DBG
ABB
TT0
TT4
CoreGnd1
CoreVdd1
BR
A10
P
o
wGnd5
A17
A19
A23
A27
P
o
wGnd8
SIRQ
AP0
APE
MODE
CoreGnd4
A
CoreVdd1
RxCK0
P
o
wVdd10
TxCK1
P
o
wVdd32
3
4
DP4
D55
D8
P
o
wVdd2
TA
TSIZ1
G_DBG
P
o
wGnd1
TT3
A0
A3
A6
P
o
wGnd4
A14
A16
P
o
wGnd6
A24
A28
A31
LBCLAIM
P
o
wGnd9
WT
GBL
TxCK0
RxSD0
P
o
wVdd9
RxSD1
TxCK2
TxSD2
4
5
D31
D39
D47
D0
P
o
wVdd1
TBST
TSIZ2
BG
TT1
DBB
A2
A5
A9
A13
CoreGnd20
A20
P
o
wGnd7
TEA
CoreGnd3
DR
TR
Y
AP3
CI
TC0
PLL1O
P
o
wVdd8
RxCK1
CSA8
RxCK2
TxSD3
5
6
CoreGnd19
D23
CoreVdd25
P
o
wGnd35
D63
P
o
wGnd11
RxSD2
CoreVdd5
TxCK3
RxCK3
6
7
D54
D62
P
o
wGnd34
D15
CoreVdd19
CoreGnd5
RxSD3
TxCK4
RxSD4
RxCK4
7
8
P
o
wGnd33
D30
CoreGnd25
D46
D7
TxSD4
TxSD5
TxCK5
RxCK5
P
o
wGnd12
8
9
D61
D6
D14
D22
D38
RxSD5
TxSD6
TxCK6
CoreGnd21
RxCK6
9
10
D45
P
o
wGnd32
D53
CoreVdd18
DP6
RxSD6
TxSD7
TxCK7
CoreGnd6
RxSD7
10
11
D21
DP7
D29
CoreGnd18
D37
RxCK7
CoreVdd6
TxSD8
TxCK8
RxSD8
11
12
D52
D60
D5
P
o
wGnd31
D13
RxCK8
TxSD9
TxCK9
RxSD9
RxCK9
12
13
D28
P
o
wGnd30
D36
D44
scan_out_i
P
o
wGnd13
TxSD10
TxCK10
CoreVdd21
RxSD10
13
14
CoreVdd17
D20
D4
D40
D12
TxSD11
TxCK11
RxSD11
RxCK10
RxCK11
14
15
D59
CoreGnd17
P
o
wGnd29
D43
D51
TxCK12
CoreGnd7
RxSD12
TxSD12
CoreVdd7
15
16
D35
P
o
wGnd28
CoreVdd24
D27
D19
RxSD13
TxCK13
TxSD13
RxCK13
RxCK12
16
17
D11
D3
D58
CoreGnd24
D50
RxSD14
CoreGnd22
TxCK14
TxSD14
P
o
wGnd14
17
18
D42
P
o
wGnd27
D34
D26
D18
RxCK15
RxSD15
TxCK15
TxSD15
RxCK14
18
19
D32
D10
CoreVdd16
D2
P
o
wGnd26
RxCK16
CoreGnd8
RxSD16
TxCK16
TxSD16
19
20
D57
CoreGnd16
D49
D41
D33
P
o
wGnd15
RxSD17
TxCK17
CoreVdd8
TxSD17
20
21
CoreVdd23
D25
P
o
wGnd25
D17
D16
TxSD19
CoreVdd22
TxCK18
TxSD18
RxCK17
21
22
D9
D1
D56
D48
D24
RxSD20
RxSD19
TxCK19
RxCK18
RxSD18
22
23
P
o
wGnd24
scan_out_h
scan_out_g
scan_out_f
CS0
CoreVdd9
TxSD21
TxCK20
TxSD20
RxCK19
23
24
CoreGnd23
CS1
CoreVdd15
CSA2
CS2
RxSD22
P
o
wGnd16
CoreGnd9
TxCK21
RxCK20
24
25
P
o
wGnd23
CoreGnd15
scan_out_j
scan_out_l
P
o
wVdd22
AMODE
CoreVdd14
CSA0
TMS
A
CoreGnd2
TxCK39
TxCK38
TxCK37
RxCK35
RxCK34
RxCK33
TxCK32
TxSD31
TxCK30
TxCK29
RxCK27
scan_in_k
CoreGnd10
TxCK24
P
o
wVdd15
RxCK22
TxSD22
RxCK21
RxSD21
25
26
scan_out_e
scan_out_k
P
o
wGnd22
P
o
wVdd23
SMODE1
scan_out_d
CoreGnd14
HRESET
TDO
RxCK39
CoreGnd13
P
o
wGnd20
TxSD37
RxSD35
RxSD34
P
o
wGnd19
RxSD32
TxCK31
CoreVdd11
RxCK29
RxSD28
TxCK27
CoreVdd10
TxCK25
TxSD24
P
o
wVdd16
TxSD23
TxCK22
scan_in_j
26
27
P
o
wVdd36
TEST0
P
o
wVdd24
SMODE0
TEST3
DBW
O
DBDIS
TDI
EXCLK
CoreVdd13
TxSD39
TxSD38
RxCK36
TxCK35
scan_out_b
TxSD34
RxCK32
RxSD31
RxSD30
P
o
wGnd18
RxCK28
RxSD27
RxSD26
TxSD26
TxSD25
RxCK23
P
o
wVdd17
TxCK23
P
o
wVdd33
27
28
P
o
wVdd28
P
o
wVdd25
TEST2
POR
CSA3
P
o
wGnd21
TEST1
TRST
A
CoreVdd2
RxSD39
RxCK38
RxCK37
RxSD36
TxSD36
CoreGnd12
RxSD33
TxSD33
RxCK31
scan_out_a
TxSD30
TxSD29
TxSD28
RxCK26
P
o
wGnd17
RxSD25
RxCK24
RxSD23
P
o
wVdd18
P
o
wVdd20
28
29
P
o
wVdd26
P
o
wVdd27
P
o
wVdd35
SEN
CSA5
CSA1
PCMD
TCK
PLL2O
scan_out_c
RxSD38
RxSD37
TxCK36
CoreVdd12
TxSD35
TxCK34
TxCK33
TxSD32
RxCK30
CoreGnd11
RxSD29
TxCK28
TxSD27
TxCK26
RxCK25
RxSD24
P
o
wVdd34
P
o
wVdd21
P
o
wVdd19
29
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
W
Y
AA
AB
AC
AD
AE
AF
AG
AH
AJ