
MC68HC908GR8 — Rev 4.0
Technical Data
MOTOROLA
List of Figures
19
Technical Data — MC68HC908GR8
List of Figures
Figure
Title
Page
1-1
1-2
1-3
1-4
2-1
2-2
4-1
4-2
4-3
4-4
4-5
4-6
4-7
4-8
4-9
5-1
5-2
5-3
5-4
6-1
6-2
6-3
6-4
6-5
6-6
6-7
7-1
7-2
7-3
MCU Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
QFP Pin Assignments. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30
DIP And SOIC Pin Assignments. . . . . . . . . . . . . . . . . . . . . . . .31
Power Supply Bypassing . . . . . . . . . . . . . . . . . . . . . . . . . . . . .32
Memory Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .37
Control, Status, and Data Registers. . . . . . . . . . . . . . . . . . . . .39
Internal Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .62
Power-On Reset Recovery. . . . . . . . . . . . . . . . . . . . . . . . . . . .63
SIM Reset Status Register (SRSR) . . . . . . . . . . . . . . . . . . . . .65
Interrupt Stacking Order . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .67
Interrupt Recognition Example . . . . . . . . . . . . . . . . . . . . . . . . .68
Interrupt Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .69
Interrupt Status Register 1 (INT1). . . . . . . . . . . . . . . . . . . . . . .76
Interrupt Status Register 2 (INT2). . . . . . . . . . . . . . . . . . . . . . .76
Interrupt Status Register 3 (INT3). . . . . . . . . . . . . . . . . . . . . . .77
ADC Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .81
ADC Status and Control Register (ADSCR). . . . . . . . . . . . . . .85
ADC Data Register (ADR) . . . . . . . . . . . . . . . . . . . . . . . . . . . .87
ADC Clock Register (ADCLK) . . . . . . . . . . . . . . . . . . . . . . . . .88
Break Module Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . .92
I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .93
Break Status and Control Register (BRKSCR). . . . . . . . . . . . .95
Break Address Register High (BRKH) . . . . . . . . . . . . . . . . . . .96
Break Address Register Low (BRKL) . . . . . . . . . . . . . . . . . . . .96
SIM Break Status Register (SBSR) . . . . . . . . . . . . . . . . . . . . .96
SIM Break Flag Control Register (SBFCR) . . . . . . . . . . . . . . .98
CGMC Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .101
CGMC External Connections . . . . . . . . . . . . . . . . . . . . . . . . .111
CGMC I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . .114
F
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
.