參數(shù)資料
型號(hào)： MC68HC11A0CFU2
廠(chǎng)商： FREESCALE SEMICONDUCTOR INC
元件分類(lèi)： 微控制器/微處理器
英文描述： 8-BIT, MROM, 2 MHz, MICROCONTROLLER, PQFP64
封裝： QFP-64
文件頁(yè)數(shù)： 11/158頁(yè)
文件大?。?/td> 3803K
代理商： MC68HC11A0CFU2
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)當(dāng)前第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)
CPU, ADDRESSING MODES, AND INSTRUCTION SET
MC68HC11A8
10-10
TECHNICAL DATA
10
ROR (opr)
Rotate Right
EXT
IND,X
IND,Y
A INH
B INH
76
66
18 66
46
56
hh
ll
ff
3
2
3
1
6
7
2
5-8
6-3
7-3
2-1
- - - - ¤ ¤ ¤ ¤
RORA
RORB
RTI
Return from Interrupt
See Special Ops
INH
3B
1
12
2-14
¤
↓ ¤ ¤ ¤ ¤ ¤ ¤
RTS
Return from Subroutine
See Special Ops
INH
39
1
5
2-12
- - - - - - - -
SBA
Subtract B from A
A – B
→ A
INH
10
1
2
2-1
- - - - ¤ ¤ ¤ ¤
SBCA (opr) Subtract with Carry from A
A – M – C
→ A
A IMM
A DIR
A EXT
A IND,X
A IND,Y
82
92
B2
A2
18 A2
ii
dd
hh
ll
ff
2
3
2
3
2
3
4
5
3-1
4-1
5-2
6-2
7-2
- - - - ¤ ¤ ¤ ¤
SBCB (opr) Subtract with Carry from B
B – M – C
→ B
B IMM
B DIR
B EXT
B IND,X
B IND,Y
C2
D2
F2
E2
18 E2
ii
dd
hh
ll
ff
2
3
2
3
2
3
4
5
3-1
4-1
5-2
6-2
7-2
- - - - ¤ ¤ ¤ ¤
SEC
Set Carry
1
→ C
INH
OD
1
2
2-1
- - - - - - - 1
SEI
Set Interrupt Mask
1
→ I
INH
OF
1
2
2-1
- - - 1 - - - -
SEV
Set Overflow Flag
1
→ V
INH
OB
1
2
2-1
- - - - - - 1 -
STAA (opr) Store Accumulator A
A
→ M
A DIR
A EXT
A IND,X
A IND,Y
97
B7
A7
18 A7
dd
hh
ll
ff
2
3
2
3
4
5
4-2
5-3
6-5
7-5
- - - - ¤ ¤ 0 -
STAB (opr) Store Accumulator B
B
→ M
B DIR
B EXT
B IND,X
B IND,Y
D7
F7
E7
18 E7
dd
hh
ll
ff
2
3
2
3
4
5
4-2
5-3
6-5
7-5
- - - - ¤ ¤ 0 -
STD (opr)
Store Accumulator D
A
→ M, B → M + 1
DIR
EXT
IND,X
IND,Y
DD
FD
ED
18 ED
dd
hh
ll
ff
2
3
2
3
4
5
6
4-4
5-5
6-8
7-7
- - - - ¤ ¤ 0 -
STOP
Stop Internal Clocks
INH
CF
1
2
2-1
- - - - - - - -
STS (opr)
Store Stack Pointer
SP
→ M:M + 1
DIR
EXT
IND,X
IND,Y
9F
BF
AF
18 AF
dd
hh
ll
ff
2
3
2
3
4
5
6
4-4
5-5
6-8
7-7
- - - - ¤ ¤ 0 -
STX (opr)
Store Index Register X
IX
→ M:M + 1
DIR
EXT
IND,X
IND,Y
DF
FF
EF
CD EF
dd
hh
ll
ff
2
3
2
3
4
5
6
4-4
5-5
6-8
7-7
- - - - ¤ ¤ 0 -
STY (opr)
Store Index Register Y
IY
→ M:M + 1
DIR
EXT
IND,X
IND,Y
18 DF
18 FF
1A EF
18 EF
dd
hh
ll
ff
3
4
3
5
6
4-6
5-7
6-9
7-7
- - - - ¤ ¤ 0 -
SUBA (opr) Subtract Memory from A
A – M
→ A
A IMM
A DIR
A EXT
A IND,X
A IND,Y
80
90
B0
A0
18 A0
ii
dd
hh
lI
ff
2
3
2
3
2
3
4
5
3-1
4-1
5-2
6-2
7-2
- - - - ¤ ¤ ¤ ¤
SUBB (opr) Subtract Memory from B
B – M
→ B
B IMM
B DIR
B EXT
B IND,X
B IND,Y
C0
D0
F0
E0
18 E0
ii
dd
hh
ll
ff
2
3
2
3
2
3
4
5
3-1
4-1
5-2
6-2
7-2
- - - - ¤ ¤ ¤ ¤
SUBD (opr) Subtract Memory from D
D – M:M + 1
→ D
IMM
DlR
EXT
IND,X
IND,Y
83
93
B3
A3
18 A3
jj
kk
dd
hh
ll
ff
3
2
3
2
3
4
5
6
7
3-3
4-7
5-10
6-10
7-8
- - - - ¤ ¤ ¤ ¤
SWI
Software Interrupt
See Special Ops
INH
3F
1
14
2-15
- - - 1- - - -
TAB
Transfer A to B
A
→ B
INH
16
1
2
2-1
- - - - ¤ ¤ 0 -
TAP
Transfer A to CC Register
A
→ CCR
INH
06
1
2
2-1
¤
↓ ¤ ¤ ¤ ¤ ¤ ¤
TBA
Transfer B to A
B
→ A
INH
17
1
2
2-1
- - - - ¤ ¤ 0 -
Table 10-1 MC68HC11A8 Instructions, Addressing Modes, and Execution Times
(Sheet 5 of 6)
Source
Form(s)
Operation
Boolean Expression
Addressing
Mode for
Operand
Machine Coding
(Hexadecimal)
Bytes
Cycle
by
Cycle*
Condition Codes
Opcode
Operand(s)
S X H I N Z V C
*Cycle-by-cycle number provides a reference to Tables 10-2 through 10-8 which detail cycle-by-cycle operation.
Example: Table 10-1 Cycle-by-Cycle column reference number 2-4 equals Table 10-2 line item 2-4.
C
b0
b7
C
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相關(guān)PDF資料
PDF描述
MC68HC11A0CP2 8-BIT, MROM, 2 MHz, MICROCONTROLLER, PDIP48
MC68HC11A8BCFN2 8-BIT, MROM, 2 MHz, MICROCONTROLLER, PQCC52
MC68HC11A8BVP2 8-BIT, MROM, 2 MHz, MICROCONTROLLER, PDIP48
MC68HC11A0CFN2 8-BIT, MROM, 2 MHz, MICROCONTROLLER, PQCC52
MC68HC11A1CFN3 8-BIT, MROM, 3 MHz, MICROCONTROLLER, PQCC52
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MC68HC11A0CFU3 制造商:MOTOROLA 制造商全稱(chēng):Motorola, Inc 功能描述:HCMOS Single-Chip Microcontroller
MC68HC11A0CFU4 制造商:FREESCALE 制造商全稱(chēng):Freescale Semiconductor, Inc 功能描述:ROM-based high-performance microcontrollers
MC68HC11A0CP2 制造商:MOTOROLA 制造商全稱(chēng):Motorola, Inc 功能描述:HCMOS Single-Chip Microcontroller
MC68HC11A0CP3 制造商:MOTOROLA 制造商全稱(chēng):Motorola, Inc 功能描述:HCMOS Single-Chip Microcontroller
MC68HC11A0FB 制造商:FREESCALE 制造商全稱(chēng):Freescale Semiconductor, Inc 功能描述:ROM-based high-performance microcontrollers
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠(chǎng)商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*