MC68HC08AS20
—
Rev. 4.1
Advance Information
Freescale Semiconductor
19
Advance Information — MC68HC08AS20
List of Figures
Figure
1-1
1-2
1-3
Title
Page
MCU Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30
52-Pin PLCC Assignments (Top View) . . . . . . . . . . . . . . . .31
Power Supply Bypassing . . . . . . . . . . . . . . . . . . . . . . . . . . .32
2-1
2-2
Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .40
Control, Status, and Data Registers. . . . . . . . . . . . . . . . . . .43
5-1
Mask Option Register (MOR). . . . . . . . . . . . . . . . . . . . . . . .56
6-1
6-2
6-3
EEPROM Control Register (EECR) . . . . . . . . . . . . . . . . . . .66
EEPROM Array Control Register (EEACR) . . . . . . . . . . . . .68
EEPROM Nonvolatile Register (EENVR). . . . . . . . . . . . . . .68
7-1
7-2
7-3
7-4
7-5
7-6
CPU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .73
Accumulator (A) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .73
Index Register (H:X). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .74
Stack Pointer (SP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .75
Program Counter (PC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .76
Condition Code Register (CCR). . . . . . . . . . . . . . . . . . . . . .77
8-1
8-2
8-3
8-4
8-5
CGM Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .92
CGM External Connections . . . . . . . . . . . . . . . . . . . . . . . .101
PLL Control Register (PCTL) . . . . . . . . . . . . . . . . . . . . . . .104
PLL Bandwidth Control Register (PBWC) . . . . . . . . . . . . .106
PLL Programming Register (PPG). . . . . . . . . . . . . . . . . . .108
9-1
9-2
9-3
9-4
9-5
9-6
9-7
SIM Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .119
CGM Clock Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .121
External Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . .123
Internal Reset Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . .124
Sources of Internal Reset. . . . . . . . . . . . . . . . . . . . . . . . . .124
POR Recovery . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .125
Hardware Interrupt Entry Timing . . . . . . . . . . . . . . . . . . . .128