- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄45224 > MC68HC08GP32VB (FREESCALE SEMICONDUCTOR INC) 8-BIT, MROM, 8.2 MHz, MICROCONTROLLER, PDIP42 PDF資料下載
參數(shù)資料
| 型號： | MC68HC08GP32VB |
| 廠商： | FREESCALE SEMICONDUCTOR INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, MROM, 8.2 MHz, MICROCONTROLLER, PDIP42 |
| 封裝： | PLASTIC, SDIP-42 |
| 文件頁數(shù)： | 37/282頁 |
| 文件大?。?/td> | 1871K |
| 代理商： | MC68HC08GP32VB |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁當前第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁
Functional Description
MC68HC908GP32 MC68HC08GP32 Data Sheet, Rev. 7
Freescale Semiconductor
131
The monitor code has been updated from previous versions of the monitor code to allow enabling the PLL
to generate the internal clock, provided the reset vector is blank, when the device is being clocked by a
low-frequency crystal. This addition, which is enabled when IRQ is held low out of reset, is intended to
support serial communication/ programming at 9600 baud in monitor mode by stepping up the external
frequency (assumed to be 32.768 kHz) by a fixed amount to generate the desired internal frequency
(2.4576 MHz). Since this feature is enabled only when IRQ is held low out of reset, it cannot be used when
the reset vector is not blank because entry into monitor mode in this case requires VTST on IRQ.
15.3.1 Entering Monitor Mode
Table 15-1 shows the pin conditions for entering monitor mode. As specified in the table, monitor mode
may be entered after a POR and will allow communication at 9600 baud provided one of the following sets
of conditions is met:
1.
If $FFFE and $FFFF does not contain $FF (programmed state):
– The external clock is 4.9152 MHz with PTC3 low or 9.8304 MHz with PTC3 high
– IRQ = V
TST (PLL off)
2.
If $FFFE and $FFFF contain $FF (erased state):
– The external clock is 9.8304 MHz
– IRQ = V
DD (this can be implemented through the internal IRQ pullup; PLL off)
3.
If $FFFE and $FFFF contain $FF (erased state):
– The external clock is 32.768 kHz (crystal)
– IRQ = V
SS (this setting initiates the PLL to boost the external 32.768 kHz to an internal bus
frequency of 2.4576 MHz)
If VTST is applied to IRQ and PTC3 is low upon monitor mode entry (above condition set 1), the bus
frequency is a divide-by-two of the input clock. If PTC3 is high with VTST applied to IRQ upon monitor
mode entry, the bus frequency will be a divide-by-four of the input clock. Holding the PTC3 pin low when
entering monitor mode causes a bypass of a divide-by-two stage at the oscillator only if VTST is applied
to IRQ. In this event, the CGMOUT frequency is equal to the CGMXCLK frequency, and the OSC1 input
directly generates internal bus clocks. In this case, the OSC1 signal must have a 50% duty cycle at
maximum bus frequency.
If entering monitor mode without high voltage on IRQ (above condition set 2 or 3, where applied voltage
is either VDD or VSS), then all port C pin requirements and conditions, including the PTC3 frequency
divisor selection, are not in effect. This is to reduce circuit requirements when performing in-circuit
programming.
NOTE
If the reset vector is blank and monitor mode is entered, the chip will see an
additional reset cycle after the initial POR reset. Once the part has been
programmed, the traditional method of applying a voltage, VTST, to IRQ
must be used to enter monitor mode.
The COP module is disabled in monitor mode based on these conditions:
If monitor mode was entered as a result of the reset vector being blank (above condition set 2 or
3), the COP is always disabled regardless of the state of IRQ or RST.
If monitor mode was entered with VTST on IRQ (condition set 1), then the COP is disabled as long
as VTST is applied to either IRQ or RST.
相關PDF資料 |
PDF描述 |
|---|---|
| MC68HC908GP32CB | 8-BIT, FLASH, 8.2 MHz, MICROCONTROLLER, PDIP42 |
| MC68HC08GR32AMFAE | 8-BIT, MROM, 8 MHz, MICROCONTROLLER, PQFP48 |
| MC68HC08GR32AMFA | 8-BIT, MROM, 8 MHz, MICROCONTROLLER, PQFP48 |
| MC68HC08GR32AVFJ | 8-BIT, MROM, 8 MHz, MICROCONTROLLER, PQFP32 |
| MC68HC08GR32AVFU | 8-BIT, MROM, 8 MHz, MICROCONTROLLER, PQFP64 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MC68HC08GP32VFB | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:M68HC08 Family of 8-bit microcontroller units (MCUs) |
| MC68HC08GR16A | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Microcontrollers |
| MC68HC08GR32A | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Microcontrollers |
| MC68HC08GR32ACFA | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Microcontrollers |
| MC68HC08GR32ACFJ | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Microcontrollers |
發(fā)布緊急采購，3分鐘左右您將得到回復。