參數(shù)資料
型號(hào): MC68HC05L16FU
廠商: MOTOROLA INC
元件分類: 微控制器/微處理器
英文描述: 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PQFP80
封裝: PLASTIC, QFP-80
文件頁數(shù): 183/202頁
文件大小: 2285K
代理商: MC68HC05L16FU
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁當(dāng)前第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁
Parallel Input/Output (I/O)
Port C
MC68HC(7)05L16 Rev. 4.0
Technical Data
MOTOROLA
Parallel Input/Output (I/O)
81
6.5 Port C
Port C pins share functions with several on-chip peripherals. A pin
function is controlled by the enable bit of each associated peripheral.
Bit 7 and bit 6 of port C are general-purpose I/O pins and IRQ input pins.
The DDRC7 and DDRC6 bits determine whether the pin states or the
data latch states should be read by the CPU. Since IRQ1F or IRQ2F can
be set by either the pins or the data latches, when using IRQs, be sure
to clear the flags by software before enabling the IRQ1E or IRQ2E bits.
When configured for output port, PC6 and PC7 are open drain only.
When VDD output is required, a pullup resistor must be enabled.
The PC5 pin is a general-purpose I/O pin and the direction of the pin is
determined by the DDRC5 bit in the data direction register C (DDRC).
When the event output (EVO) is enabled, the PC5 is configured as an
event output pin and the DDRC5 bit has meaning only for the read of
PC5 bit in the PORTC register; if the DDRC5 is set, the PC5 data latch
is read by the CPU. Otherwise, PC5 pin level (EVO state) is read. When
EVO is disabled, the DDRC5 bit decides the idling state of EVO (if
DDRC5 = 1).
The PC4 and PC3 pins share functions with the timer input pins (EVI and
TCAP). These bits are not affected by the usage of timer input functions
and the directions of pins are always controlled by the DDRC4 and
DDRC3 bits. Also, the DDRC4 and DDRC3 bits determine whether the
pin states or data latch states should be read by the CPU.
NOTE:
Since the TCAP pin is shared with the PC3 I/O pin, changing the state of
the PC3 DDR or data register can cause an unwanted TCAP interrupt.
This can be handled by clearing the ICIE bit before changing the
configuration of PC3 and clearing any pending interrupts before enabling
ICIE.
Since the EVI pin is shared with the PC4 I/O pin, DDRC4 should always
be cleared whenever EVI is used. EVI should not be used when DDRC4
is high.
相關(guān)PDF資料
PDF描述
MC68HC05P18AP 8-BIT, MROM, MICROCONTROLLER, PDIP28
MC68HC05P18ACDW 8-BIT, MROM, MICROCONTROLLER, PDSO28
MC68HC05P1VP 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PDSO28
MC68HC05P1CDW 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PDSO28
MC68HC05P1CP 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PDIP28
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MC68HC05L2 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:High-density complementary metal oxide semiconductor (HCMOS) microcontroller unit
MC68HC05L25 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Microcontrollers
MC68HC05L25FA 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Microcontrollers
MC68HC05L25PB 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Microcontrollers
MC68HC05L28 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:High-density complementary metal oxide semiconductor (HCMOS) microcontroller unit