
N
O
N-D
I
SC
L
O
SU
R
E
AG
R
EEMENT
R
E
Q
U
IR
ED
Table of Contents
Advance Information
MC68HC05C9A — Rev. 5.0
8
Table of Contents
MOTOROLA
Section 3. Central Processor Unit (CPU)
3.1
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
3.2
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
3.3
CPU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
3.3.1
Accumulator (A) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
3.3.2
Index Register (X) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
3.3.3
Program Counter (PC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .39
3.3.4
Stack Pointer (SP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
3.3.5
Condition Code Register (CCR) . . . . . . . . . . . . . . . . . . . . . . 40
Section 4. Interrupts
4.1
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
4.2
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
4.3
Non-Maskable Software Interrupt (SWI). . . . . . . . . . . . . . . . . . 42
4.4
External Interrupt (IRQ or Port B) . . . . . . . . . . . . . . . . . . . . . . . 42
4.5
Timer Interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
4.6
SCI Interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
4.7
SPI Interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Section 5. Resets
5.1
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
5.2
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
5.3
Power-On Reset (POR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
5.4
RESET Pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
5.5
Computer Operating Properly (COP) Reset . . . . . . . . . . . . . . .50
5.5.1
COP Reset Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
5.5.2
COP Control Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
5.6
COP During Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
5.7
COP During Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
5.8
Clock Monitor Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54