Table of Contents
Technical Data
MC68HC05C8A MC68HCL05C8A MC68HSC05C8A — Rev. 5.0
8
Table of Contents
MOTOROLA
Section 3. Central Processor Unit (CPU)
3.1
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .37
3.2
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .37
3.3
3.3.1
3.3.2
3.3.3
3.3.4
3.3.5
CPU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .37
Accumulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .38
Index Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .38
Program Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .39
Stack Pointer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .39
Condition Code Register . . . . . . . . . . . . . . . . . . . . . . . . . . .39
Section 4. Interrupts
4.1
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .41
4.2
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .41
4.3
Hardware Controlled Interrupt Sequence. . . . . . . . . . . . . . . . .43
4.4
Software Interrupt (SWI). . . . . . . . . . . . . . . . . . . . . . . . . . . . . .43
4.5
External Interrupt (IRQ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .45
4.6
Timer Interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .45
4.7
Serial Communications Interrupt (SCI). . . . . . . . . . . . . . . . . . .45
4.8
Serial Peripheral Interrupt (SPI) . . . . . . . . . . . . . . . . . . . . . . . .46
Section 5. Resets
5.1
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47
5.2
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47
5.3
Power-On Reset (POR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .48
5.4
RESET Pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .48
5.5
5.5.1
5.5.2
5.5.3
5.5.4
Computer Operating Properly (COP) Reset. . . . . . . . . . . . . . .48
Resetting the COP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .48
COP During Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . .49
COP During Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . .49
COP During Self-Check Mode . . . . . . . . . . . . . . . . . . . . . . .49