- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4003 > MC68HC001EI8 (Freescale Semiconductor)IC MPU 16BIT 8MHZ 68-PLCC PDF資料下載
參數(shù)資料
| 型號： | MC68HC001EI8 |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 171/189頁 |
| 文件大小： | 0K |
| 描述： | IC MPU 16BIT 8MHZ 68-PLCC |
| 標(biāo)準(zhǔn)包裝： | 18 |
| 系列： | M680x0 |
| 處理器類型： | M680x0 32-位 |
| 速度： | 8MHz |
| 電壓： | 3.3V，5V |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 68-LCC（J 形引線） |
| 供應(yīng)商設(shè)備封裝： | 68-PLCC（25x25） |
| 包裝： | 管件 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁當(dāng)前第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁
5- 36
M68000 8-/16-/32-BIT MICROPROCESSORS USER'S MANUAL
MOTOROLA
is the maximum hold time for a low on R/W beyond the initiation of the read
cycle.
STATE 1
Entering S1, a low period of the clock, the address of the accessed device
is driven externally with an assertion delay defined by parameter #6.
STATE 2
On the rising edge of S2, a high period of the clock, AS is asserted. During
a read cycle, UDS, LDS, and/or DS is also asserted at this time. Parameter
#9 defines the assertion delay for these signals. For a write cycle, the R/W
signal is driven low with a delay defined by parameter #20.
STATE 3
On the falling edge of the clock entering S3, the data bus is driven out of
the high-impedance state with the data being written to the accessed
device (in a write cycle). Parameter #23 specifies the data assertion delay.
In a read cycle, no signal is altered in S3.
STATE 4
Entering the high clock period of S4, UDS, LDS, and/or DS is asserted
(during a write cycle) on the rising edge of the clock. As in S2 for a read
cycle, parameter #9 defines the assertion delay from the rising edge of S4
for UDS, LDS, and/or DS. In a read cycle, no signal is altered by the
processor during S4.
Until the falling edge of the clock at the end of S4 (beginning of S5), no
response from any external device except RESET is acknowledged by the
processor. If either DTACK or BERR is asserted before the falling edge of
S4 and satisfies the input setup time defined by parameter #47, the
processor enters S5 and the bus cycle continues. If either DTACK or BERR
is asserted but without meeting the setup time defined by parameter #47,
the processor may recognize the signal and continue the bus cycle; the
result is unpredictable. If neither DTACK nor BERR is asserted before the
next rise of clock, the bus cycle remains in S4, and wait states (complete
clock cycles) are inserted until one of the bus cycle termination is met.
STATE 5
S5 is a low period of the clock, during which the processor does not alter
any signal.
STATE 6
S6 is a high period of the clock, during which data for a read operation is
set up relative to the falling edge (entering S7). Parameter #27 defines the
minimum period by which the data must precede the falling edge. For a
write operation, the processor changes no signal during S6.
STATE 7
On the falling edge of the clock entering S7, the processor latches data
and negates AS and UDS, LDS, and/or DS during a read cycle. The hold
time for these strobes from this falling edge is specified by parameter #12.
The hold time for data relative to the negation of AS and UDS, LDS, and/or
DS is specified by parameter #29. For a write cycle, only AS and UDS, LDS,
and/or DS are negated; timing parameter #12 also applies.
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC68HC001EI16 | IC MPU 16BIT 16MHZ 68-PLCC |
| FMC40DREI | CONN EDGECARD 80POS .100 EYELET |
| MC68HC001EI12 | IC MPU 16BIT 12MHZ 68-PLCC |
| MC68HC001EI10 | IC MPU 16BIT 10MHZ 68-PLCC |
| GMC50DTEH | CONN EDGECARD 100POS .100 EYELET |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC68HC001FN10 | 制造商:Rochester Electronics LLC 功能描述:16-BIT MPU - Bulk |
| MC68HC001FN12 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| MC68HC001FN16 | 制造商:Rochester Electronics LLC 功能描述:16-BIT MPU - Bulk |
| MC68HC001FN16R2 | 制造商:Rochester Electronics LLC 功能描述:16-BIT MPU - Bulk |
| MC68HC01 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Port Replacement Unit (PRU) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。