- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4003 > MC68HC001EI8 (Freescale Semiconductor)IC MPU 16BIT 8MHZ 68-PLCC PDF資料下載
參數(shù)資料
| 型號： | MC68HC001EI8 |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 149/189頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC MPU 16BIT 8MHZ 68-PLCC |
| 標準包裝： | 18 |
| 系列： | M680x0 |
| 處理器類型： | M680x0 32-位 |
| 速度： | 8MHz |
| 電壓： | 3.3V，5V |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 68-LCC（J 形引線） |
| 供應商設備封裝： | 68-PLCC（25x25） |
| 包裝： | 管件 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁當前第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁
5- 16
M68000 8-/16-/32-BIT MICROPROCESSORS USER'S MANUAL
MOTOROLA
CLK
BR (EXTERNAL)
BR (iNTERNAL)
47
INTERNAL SIGNAL VALID
EXTERNAL SIGNAL SAMPLED
Figure 5-17. External Asynchronous Signal Synchronization
Bus arbitration control is implemented with a finite-state machine. State diagram (a) in
Figure 5-18 applies to all processors using 3-wire bus arbitration and state diagram (b)
applies to processors using 2-wire bus arbitration, in which BGACK is permanently
negated internally or externally. The same finite-state machine is used, but it is effectively
a two-state machine because BGACK is always negated.
In Figure 5-18, input signals R and A are the internally synchronized versions of BR and
BGACK. The BG output is shown as G, and the internal three-state control signal is shown
as T. If T is true, the address, data, and control buses are placed in the high-impedance
state when AS is negated. All signals are shown in positive logic (active high), regardless
of their true active voltage level. State changes (valid outputs) occur on the next rising
edge of the clock after the internal signal is valid.
A timing diagram of the bus arbitration sequence during a processor bus cycle is shown in
Figure 5-19. The bus arbitration timing while the bus is inactive (e.g., the processor is
performing internal operations for a multiply instruction) is shown in Figure 5-20.
When a bus request is made after the MPU has begun a bus cycle and before AS has
been asserted (S0), the special sequence shown in Figure 5-21 applies. Instead of being
asserted on the next rising edge of clock, BG is delayed until the second rising edge
following its internal assertion.
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相關PDF資料 |
PDF描述 |
|---|---|
| MC68HC001EI16 | IC MPU 16BIT 16MHZ 68-PLCC |
| FMC40DREI | CONN EDGECARD 80POS .100 EYELET |
| MC68HC001EI12 | IC MPU 16BIT 12MHZ 68-PLCC |
| MC68HC001EI10 | IC MPU 16BIT 10MHZ 68-PLCC |
| GMC50DTEH | CONN EDGECARD 100POS .100 EYELET |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MC68HC001FN10 | 制造商:Rochester Electronics LLC 功能描述:16-BIT MPU - Bulk |
| MC68HC001FN12 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| MC68HC001FN16 | 制造商:Rochester Electronics LLC 功能描述:16-BIT MPU - Bulk |
| MC68HC001FN16R2 | 制造商:Rochester Electronics LLC 功能描述:16-BIT MPU - Bulk |
| MC68HC01 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Port Replacement Unit (PRU) |
發(fā)布緊急采購，3分鐘左右您將得到回復。